低耗電是嵌入型處理器最重要的特性，且對終端裝置的成本與尺吋有顯著的影響。處理器可能不是系統中最耗電的元件，但業者須妥善管理處理器的功耗，才能降低系統整體的耗電率...
低耗電是嵌入型處理器最重要的特性，且對終端裝置的成本與尺吋有顯著的影響。處理器可能不是系統中最耗電的元件，但業者須妥善管理處理器的功耗，才能降低系統整體的耗電率。改善處理器的省電效率可將省下的電力用來支援彩色螢幕與背光等各種功能，而這些功能已成為手機、掌上型遊樂器、以及可攜式媒體播放裝置不可或缺的標準配備。
長久以來，嵌入型處理器運用各種省電待機或睡眠模式來達到低耗電的目的。然而這些變通方式已無法符合現今嵌入型處理器需要更高處理效能以應付更精密運算的趨勢。因此，新一代處理器便進一步運用分支預測與推測等精密架構技術來達到更高的效能。但是，這麼一來卻又大幅提高處理器的耗電率。儘管電池技術持續進步，續航力不斷提升伴隨著體積縮小，但改良的速度仍趕不上新一代產品耗電量的需求。傳統電源管理技術已無法為最終使用者提供令人滿意的電池續航力。製程技術的發展趨勢使電源應用更為複雜，直至最近，CMOS電晶體在靜態下的耗電量才近乎於零。但為了提供更高的速度與密度而將製程規格持續縮小後，其靜態耗電率又隨之提高。
最新預測顯示，採用0.13微米高速製程所生產的晶片，其靜態耗電約佔總耗電的15%至20%。此外，隨著製程技術轉移至100奈米以下，靜態耗電率不久將成為處理器中耗電量最高的元素。
為了解決高效能與低功耗之間的差距，各廠商無不致力於研發最新技術，其中之一即為令處理器依照電流負載調整至不同的運作效能，例如MPEG影片播放器，就需要比MP3音樂播放器還要高的效能。因此，處理器須在比播放MP3更低的頻率下運作，同時還要能精準地播放出最高的影片畫質，而為了達到如此優異的省電效果，必須在時脈頻率降低時同步降低處理器的供電電壓。
另一個解決效能與耗電量問題的方式是動態電壓調節(DVS)。該方式的運作原理是利用由CMOS製程所生產的處理器其尖峰頻率與電壓成正比，在特定負載下所需的動態能源與處理器電壓的平方亦成正比。若同時降低供電電壓並減慢處理器的時脈頻率，能夠使耗電率呈平方比的速度降低，不過利用此種方式必須付出處理時間增加的代價，這是因為在每次充電後儲存在電池內的電力有限，故節省能源是延長電池續航力的唯一方法。
運用DVS能夠比傳統gated-clock式電源管理機制更大量降低總耗電量。處理器在大部份的時間，都呈現運作速度都過的情況，例如，軟體僅要求在1 秒內解算出30個畫格，即使處理器的效能能夠提早在半秒內解算出30個畫格，從QoS的角度來看也是沒有意義的，在時間底限之前完成運算作業，可說是缺乏電源使用效率。
要能夠在效能與省電之間拿捏出最適合的平衡點，關鍵在於運用智慧型軟體，將處理器效能降至剛好符合軟體要求，此類軟體應包含「效能設定」的演算法，能判斷出最佳的效能水準，並運用DVS等效能調整技術，提供合適的效能。為能運用智慧功能控制硬體效能，ARM目前已發展出一套端至端解決方案，提供電池供電設備的研發業者使用。
此套解決方案採用Intelligent Energy Manager(IEM)軟體元件，能與底層作業系統間建構一個溝通介面，並運用作業系統內部的關鍵參數，透過正在執行的軟體控制作業系統的運作。系統運用一系列精密的軟體演算法，評估不同類型的軟體作業，並針對未來的效能做預測，最後再運用一套評估法則彙整每項預測資料，做出整體性的效能評估。
與IEM密切配合的是Intelligent Energy Controller (IEC)元件，該元件運用精準的計數器與計時器，測量出系統運作的效能，並將資訊反饋至軟體，以確保處理器效能不會低於軟體作業負載的最低底限。此外，它亦將大部份的控制作業由軟體轉給硬體執行，以減輕處理器運作IEM軟體時的負擔。
IEC元件亦提供效能調整硬體一個抽象層。從軟體的角度來看，新效能要求被送至IEC元件，藉此變更作業負載並修正原先的預測，達到效能水準的責任完全由抽象層擔負，因此軟體無須參與這方面的作業。IEC元件在設計階段可進行調整，作為與內建晶片之間的介面、特定設計中的時脈管理單元(CMU)，以及功率控制器元件，而CMU負責根據要求的效能水準，為處理器提供適合的時脈頻率。
此外，功率控制器元件負責與晶片外部的電源搭起溝通介面，並且根據所要求的效能水準確保電源為處理器核心提供適合的電壓。IEC負責協調時脈頻率與電壓，確保兩者永遠能達到適當的組合，在時脈產生機制以及外部電源的限制下，平順地在不同效能水平之間迅速完成轉移。
IEM技術能夠協助OEM廠商提高其掌上型裝置及各種以電池供電產品的電池續航力。整體解決方案的「元件化」特性，代表著技術可加以調整以符合硬體所需的效能規模。IEM預測軟體能判斷出處理器最低效能需求，在IEC元件的協助下，效能可維持在軟體最低需求以上的水準。
在IEC元件的協助下，APC與外部 EMU協同運作，並且根據預測的效能需求使處理器維持在最低的電壓與時脈下。整套DVS解決方案將處理器的耗電量降至最低標準，符合時脈產生器及電源動態範圍的限制，並為軟體提供充裕的運作空間。
運用90奈米與70奈米製程規格為IEM技術帶來新的契機，由於靜態與動態元件的漏電率迅速攀升，其它效能調整技術發揮的利益就顯得格外重要。該等技術包括機動偏移(dynamic body biasing)及門檻值機動調整等等，而由於IEM與IEC元件同樣也具備與硬體無關的特色，因此非常適合運用在管理這些技術上。