益華電腦(Cadence)日前與意法半導體(ST)合作，並宣布已將用於網路、雲端及資料中心應用的7奈米系統單晶片(SoC)中56G短距(VSR)高速序列介面(SerDes)設計定案。藉由Cadence投入56G及112G PAM4 SerDes技術，提供關鍵IP架構、特定IP子模組及相關的設計支援，整合意法半導體在該領域的專業知識開發SerDes核心，成功將56G-VSR SerDes晶片設計定案，進一步拓展雲端暨資料中心應用布局。
意法半導體ASIC部門總經理Flavio Benetti表示，Cadence的112G SerDes充分滿足ASIC網路及通訊的相關要求。藉由Cadence透過矽驗證的IP模組建構結合該公司針對SerDes模擬及混合訊號設計技術的知識，得以成功達成客戶具挑戰性的功耗目標，因此倚重本次合作，選擇Cadence作為112G長距離SerDes IP開發的合作夥伴。
Cadence與意法合作拓展網路、雲端及資料中心應用版圖
回顧Cadence的設計IP產品組合，包含112G Multi-Rate PAM4 SerDes及數位及簽核技術，包括Innovus設計實現系統，均支援Cadence的智慧系統設計(Intelligent System Design)策略，協助客戶實現SoC設計。
針對本次合作，Cadence IP事業群資深副總裁暨總經理Babu Mandava表示，與意法半導體的成功合作，展現Cadence其智慧系統設計策略實現SoC設計。該公司經矽驗證的PAM4 SerDes IP產品組合針對功耗、效能及面積進行優化，與Cadence Innovus設計實現系統結合使用，助意法半導體的創新設計獲得良好的效能並縮短上市時程。