SuVolta於2011年國際電子元件會議(IEDM)上發表其深度耗盡通道(Deeply Depleted Channel, DDC)低功耗電晶體技術細節。SuVolta的DDC技術是該公司PowerShrink低功耗互補式金屬氧化物半導體(CMOS)平台的組成要素。
DDC低功耗技術已向業界証明可在不影響速度的前提下，可降低百分之五十的功耗。配合先進的電壓降低手段，該技術甚至可以降低功耗達百分之八十以上。
SuVolta總裁暨執行長Bruce McWilliams博士表示，SuVolta的技術已經由實際晶片驗証，並在半導體業界引起廣大迴響。藉由展示DDC電晶體技術細節，業界專家可進一步了解SuVolta的技術如何降低功耗，允許低電壓運作，以及實現製程微縮至20奈米(nm)以下。
SuVolta的DDC電晶體降低臨界電壓(VT)波動，以實現持續的CMOS微縮。該結構在門極加偏壓時形成DDC。在典型應用中，DDC通道包含幾個部分，包括未摻雜或輕度摻雜區、VT設定區以及篩選區。此外，不同應用中SuVolta的DDC電晶體會取決於晶片加工廠或特定晶片設計要求而略有不同。
SuVolta網址：www.suvolta.com
SuVolta於2011年國際電子元件會議(IEDM)上發表其深度耗盡通道(Deeply Depleted Channel, DDC)低功耗電晶體技術細節。SuVolta的DDC技術是該公司PowerShrink低功耗互補式金屬氧化物半導體(CMOS)平台的組成要素。
DDC低功耗技術已向業界証明可在不影響速度的前提下，可降低百分之五十的功耗。配合先進的電壓降低手段，該技術甚至可以降低功耗達百分之八十以上。
SuVolta總裁暨執行長Bruce McWilliams博士表示，SuVolta的技術已經由實際晶片驗証，並在半導體業界引起廣大迴響。藉由展示DDC電晶體技術細節，業界專家可進一步了解SuVolta的技術如何降低功耗，允許低電壓運作，以及實現製程微縮至20奈米(nm)以下。
SuVolta的DDC電晶體降低臨界電壓(VT)波動，以實現持續的CMOS微縮。該結構在門極加偏壓時形成DDC。在典型應用中，DDC通道包含幾個部分，包括未摻雜或輕度摻雜區、VT設定區以及篩選區。此外，不同應用中SuVolta的DDC電晶體會取決於晶片加工廠或特定晶片設計要求而略有不同。
SuVolta網址：www.suvolta.com