賽靈思全新FPGA採用可擴充式架構

2010-06-25
賽靈思(Xilinx)宣布推出全新7系列現場可編程閘陣列(FPGA)元件產品,可降低50%總功耗,且提供兩百萬邏輯單元,不僅在低功耗與成本挑戰有新突破,還能保持高容量更高效能,因此增加一般可編程邏輯的應用領域。
賽靈思(Xilinx)宣布推出全新7系列現場可編程閘陣列(FPGA)元件產品,可降低50%總功耗,且提供兩百萬邏輯單元,不僅在低功耗與成本挑戰有新突破,還能保持高容量更高效能,因此增加一般可編程邏輯的應用領域。

由於採用28奈米製程技術,新系列FPGA可協助客戶提升生產力、有效控制開發成本、降低複雜度,及解決特定應用積體電路(ASIC)與特定應用標準產品(ASSP)技術的僵化,讓FPGA平台能更符合更多元化需求。進一步落實該公司從40奈米與45奈米系列時就已推行的結合FPGA元件、ISE設計套件軟體工具、矽智財(IP)、開發套件與參考設計的特定設計平台策略,協助客戶發揮其既有設計投資,進而降低總成本,與因應變化多端的市場需求。在新一代產品中,藉由擴充可用性IP與設計的生態體系,讓客戶在移轉至28奈米元件時,還能專注於產品差異化的開發。

賽靈思總裁暨執行長Moshe Gavrielov表示,隨著低功耗技術的上市,7系列為整個FPGA產業帶來新契機,不僅在容量與效能上符合客戶對摩爾定律的期待,並透過推出設計平台,滿足新用戶與市場特殊需求,讓更多客戶享受可編程邏輯的優勢。在以往僅能使用ASSP/ASIC技術的系統上,亦能建置可編程解決方案,如功率低於2瓦(W)的可攜式超音波設備、由12伏特(V)電壓驅動的車用資訊娛樂系統,及低成本長程演進計畫(LTE)基頻與毫微微型蜂巢式(Femtocell)基地台。

透過高介電層金屬閘(High-K Metal Gate)製程,能將總功耗降到最低,藉由與晶圓代工夥伴合作,定義出符合效能要求的全新製程,相較於其他28奈米製程,全新製程可降低50%靜態功耗。因此,運用此創新改良架構,得以進一步對邏輯與輸入/輸出(I/O)降低動態功耗。不僅滿足更多新應用需求,並提供客戶最大效能,讓工程師在數位訊號處理(DSP)效能對稱模式中達到4.7TMACS速率、在非對稱式模式中達到2.37TMACS效率、在600MHz的時脈下達到兩百萬邏輯單元,及獲得2.4Tbit/s高速連結能力,同時滿足電力預算。

賽靈思網址:www.xilinx.com

Upcoming Events

熱門活動

More →

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!