意法半導體(ST)、Soitec與CMP(Circuits Multi Projets)攜手宣布，大專院校、研究實驗室和設計公司將可透過CMP的矽中介服務採用意法半導體的互補式金屬氧化物半導體(CMOS)28奈米(nm)完全空乏型矽絕緣層金氧半電晶體元件(FD-SOI)製程設計晶片原型，採用Soitec開發的創新型矽基板。隨著首批商用晶圓完成，意法半導體近期將會把這個製程發包給第三方晶片製造商。
意法半導體(ST)、Soitec與CMP(Circuits Multi Projets)攜手宣布，大專院校、研究實驗室和設計公司將可透過CMP的矽中介服務採用意法半導體的互補式金屬氧化物半導體(CMOS)28奈米(nm)完全空乏型矽絕緣層金氧半電晶體元件(FD-SOI)製程設計晶片原型，採用Soitec開發的創新型矽基板。隨著首批商用晶圓完成，意法半導體近期將會把這個製程發包給第三方晶片製造商。
意法半導體負責設計實現和服務的企業執行副總裁Philippe Magarshack表示，隨著首批採用FD-SOI製程的設計接近完成，目前正是向研究領域推出這項技術的最好時機。FD-SOI製程可支援現有設計快速且輕鬆地移植到FD-SOI平台，帶來低功耗和高性能雙重優勢。
CMP總監Bernard Courtois表示，約三百個專案設計已採用90奈米製程(2009年下市)、三百餘個專案設計已採用65奈米Bulk製程。此外，採用65奈米SOI的設計專案已超過六十個，更值得一提地是，在歐洲、美國、加拿大和亞洲，許多知名大專院校皆已從與意法半導體和CMP的合作中受益。
意法半導體網址：www.st.com