ARC/益華電腦(Cadence)聯合發表一項全新的自動化通用功率格式(Common Power Format, CPF)讓新的低功率參考設計方法學(Low Power Reference Design Methodology, LP-RDM)可執行於ARC專利的ARChitect處理器組態工具當中。這項LP-RDM和益華電腦的低功率技術能將ARC新的Energy PRO技術捕捉成RTL，並持續經由設計流程轉換至GDSII，使IP核心可節省高達四倍的功率。
ARC/益華電腦(Cadence)聯合發表一項全新的自動化通用功率格式(Common Power Format, CPF)讓新的低功率參考設計方法學(Low Power Reference Design Methodology, LP-RDM)可執行於ARC專利的ARChitect處理器組態工具當中。這項LP-RDM和益華電腦的低功率技術能將ARC新的Energy PRO技術捕捉成RTL，並持續經由設計流程轉換至GDSII，使IP核心可節省高達四倍的功率。
益華電腦產業聯盟部總監Michael Horne表示，ARC和益華電腦已合作成功開發出以Si2聯盟通用功率格式(CPF)標準為基礎的參考設計流程。ARC透過其CPF低功率解決方案，成功以一個標準90奈米低功率標準單元函式庫為ARC核心執行台積電90奈米目標製程之排線表列(Netlist)合成、驗證、平面規劃和繞線。這項設計一次就通過測試並達到了目標功率規格。
ARC-Based晶片的優勢在於內建的ARChitect可協助SoC設計工程師為處理器核心或子系統進行客製化設計。未來ARC將在產品中搭配Energy PRO技術，包括在核心內結合特定功率管理功能，並提供設計工具以辨識設計者的功率意圖，讓硬體設計發揮最佳的功率效益。
ARC網址：www.ARC.com
益華電腦網址：www.cadence.com