格羅方德55nm CMOS邏輯製程優勢電源設計

2013-03-07
格羅方德(GLOBALFOUNDRIES)宣布將55奈米(nm)低功率強化(LPe)製程技術平台持續向上提升,推出具備安謀國際(ARM)合格的新一代記憶體和邏輯IP解決方案的55nm LPe 1V。55nm LPe 1V 是業界首創唯一支援ARM 1.0/1.2V實體IP資料庫的先進製程節點,可讓晶片設計人員使用單一製程,在單一系統單晶片(SoC)下支援兩種操作電壓。
格羅方德(GLOBALFOUNDRIES)宣布將55奈米(nm)低功率強化(LPe)製程技術平台持續向上提升,推出具備安謀國際(ARM)合格的新一代記憶體和邏輯IP解決方案的55nm LPe 1V。55nm LPe 1V 是業界首創唯一支援ARM 1.0/1.2V實體IP資料庫的先進製程節點,可讓晶片設計人員使用單一製程,在單一系統單晶片(SoC)下支援兩種操作電壓。

格羅方德產品行銷部副總裁Bruce Kleinman表示,這款55nm LPe 1V產品最主要的優點在於工程師無論是要設計1.0V或1.2V的電源選項,都能使用相同的設計資料庫。也就是說,只須採用同一套的設計規則和模式,無需額外的光罩層或特殊製程。如此不只可降低成本,提高設計彈性,更能維持一致的電源和最佳化功能。

格羅方德的55nm LPe 1V採用ARM的1.0V/1.2V標準晶胞和記憶體編譯器,方便設計人員將速度、電源及/或面積等設計最佳化,尤其對在系統單晶片解決方案的設計上受到電力限制的設計人員來說更為有利。

格羅方德網址:www.globalfoundries.com

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!