賽靈思(Xilinx)宣布針對其業界首款系統單晶片(SoC)級設計套件Vivado Design Suite推出全新版本，以及兩項提升生產力的重大功能。Vivado設計套件2013.1版本包含一個全新以IP為導向並可加快系統整合的設計環境，同時具備一套可加速C/C++系統級設計和高階合成(HLS)的完整函式庫。
賽靈思(Xilinx)宣布針對其業界首款系統單晶片(SoC)級設計套件Vivado Design Suite推出全新版本，以及兩項提升生產力的重大功能。Vivado設計套件2013.1版本包含一個全新以IP為導向並可加快系統整合的設計環境，同時具備一套可加速C/C++系統級設計和高階合成(HLS)的完整函式庫。
為了加速All Programmable元件中高度整合和複雜的設計，賽靈思推出了Vivado IP整合器(IPI)的早期試用版。Vivado IPI可加速整合RTL、Xilinx IP、第三方IP和C/C++合成的IP，而且Vivado IPI以安謀國際(ARM)AXI互連技術和專為IP封包設計的IP-XACT元數據等業界標準為基礎，可提供各種智慧型的自動建構校正(Correct-by-construction)封裝設計流程，這些都已針對賽靈思All Programmable解決方案進行最佳化。
以Vivado設計套件為設計基礎的IP整合器是一個可辨識元件和平台的互動式圖形設計環境，並適用於JavaScript，其中可支援能識別IP的自動AXI互連技術、點擊式IP子系統設計、即時DRC、介面設變傳遞，以及強效的除錯功能。當嵌入式設計團隊鎖定Zynq 7000 All Programmable SoC進行設計時，他們可更快識別、重用和同時整合軟硬式IP，以滿足雙核心ARM處理系統和高效能現場可編程閘陣列(FPGA)架構的需求。
賽靈思網址：www.xilinx.com