MathWorks發布旗下產品硬體描述語言轉碼器(HDL Coder)新功能。增加的新功能為可自動從MATLAB產生HDL程式碼，允許工程師從廣泛使用的MATLAB中直接實現現場可編程閘陣列(FPGA)和特定應用積體電路(ASIC)設計。
MathWorks發布旗下產品硬體描述語言轉碼器(HDL Coder)新功能。增加的新功能為可自動從MATLAB產生HDL程式碼，允許工程師從廣泛使用的MATLAB中直接實現現場可編程閘陣列(FPGA)和特定應用積體電路(ASIC)設計。
MathWorks嵌入式應用和認證管理經理Tom Erkkinen表示，目前全世界各地的工程師都使用MATLAB和Simulink來設計系統和開發演算法，現在有了HDL Coder和HDL Verifier，他們不再須要手動編寫HDL程式碼，或者是自行開發FPGA和ASIC設計的試驗設計(Test Bench)。
HDL Coder可直接從MATLAB函數和Simulink的模型產生可攜的、與VHDL和Verilog程式碼統整的程式碼，直接用於FPGA的編碼或進行ASIC的原型化及設計。因此，工程團隊透過本產品現在可以立即識別出最佳的演算法以進行硬體實現。
此外，MathWorks同時也一併發表相關的新改版產品--硬體描述語言驗證工具(HDL Verifier)，本產品支援Altera FPGA硬體迴圈驗證(Hardware-in-the-loop)功能，可進行FPGA和ASIC設計的測式及驗證。有了這兩個產品，從此不論是以MATLAB或Simulink進行設計皆可支援HDL程式碼的產生和驗證。
MathWorks網址：www.mathworks.com