隨著晶片的處理速度不斷提升，同時調變和解調演算法也愈趨複雜，現代通訊晶片往往需整合數億顆同時運作的電晶體和超高速類比互連IP，導致物理設計收斂變得更為困難，而晶片上大量的數位電路對超高速類比IP的干擾現象也愈來愈明顯。因此，設計人員需審慎評估如何在最短的設計週期內，針對整顆晶片的低功耗策略作定義及最佳化，並思考如何讓封裝設計包容超高的功耗，確保高速介面的訊號品質。
隨著晶片的處理速度不斷提升，同時調變和解調演算法也愈趨複雜，現代通訊晶片往往需整合數億顆同時運作的電晶體和超高速類比互連IP，導致物理設計收斂變得更為困難，而晶片上大量的數位電路對超高速類比IP的干擾現象也愈來愈明顯。因此，設計人員需審慎評估如何在最短的設計週期內，針對整顆晶片的低功耗策略作定義及最佳化，並思考如何讓封裝設計包容超高的功耗，確保高速介面的訊號品質。
富士通半導體亞太區副總裁沈劍虹表示，富士通非常榮幸能成為海思半導體的ASIC策略合作夥伴，海思半導體是富士通在亞太區最重要的客戶之一，而富士通也是海思長期以來的ASIC合作夥伴。富士通與海思擁有全世界頂尖的工程設計團隊，在最近一次高階通訊ASIC晶片的合作開發中，雙方傾全力配合，共同克服了效能、功耗和交期的挑戰，而且原型晶片的Tape-out比原定計畫提前兩週，並一次成功，再一次印證雙方團隊在超高速數位和類比設計上的無縫合作。
富士通半導體在65/55奈米、40奈米與28奈米等先進製程上所累積的豐富設計經驗、極具競爭力的高速IP與高階封裝解決方案都足以讓客戶有效地克服棘手的設計難題。因此，在全球網路通訊和高階消費電子領域中，富士通半導體攜手許多重要客戶，建立密切的策略合作夥伴關係。
富士通半導體網址：www.fujitsu.com