瑞薩(Renesas)宣布開發可有效實現32奈米及後續世代製程SRAM之技術，使內建於晶片(On-chip)之SRAM可整合至微處理器或系統單晶片(SoC)。這項新開發技術利用SOI(Silicon On Insulator)技術，並個別控制組成SRAM之三種電晶體主體(底層部分)之電位，以大幅擴大SRAM的作業邊際(Margin)。
瑞薩(Renesas)宣布開發可有效實現32奈米及後續世代製程SRAM之技術，使內建於晶片(On-chip)之SRAM可整合至微處理器或系統單晶片(SoC)。這項新開發技術利用SOI(Silicon On Insulator)技術，並個別控制組成SRAM之三種電晶體主體(底層部分)之電位，以大幅擴大SRAM的作業邊際(Margin)。
利用此技術以65奈米CMOS製程試做並評估2Mbit SRAM，與未使用此技術的情況相比較，確定約可提升作業下限電壓100毫伏特。此外，代表SRAM作業邊際之重要指標「讀取邊際」(Static Noise Margin, SNM)約提升16%，寫入邊際則提升約20%，而電晶體電子特性變化程度則降低約19%。
隨著製程更精細化，SNM也隨之降低。但是，在32奈米及22奈米世代模擬中，相較於未使用此技術的情況，確認SNM的提升在32奈米約為27%，在22奈米約為49%，表示可達成與65奈米相同層級。此結果顯示，此技術可望實現32奈米及後續世代之SRAM。
瑞薩網址：www.tw.renesas.com