SuVolta展示其深度耗盡通道(Deeply Depleted Channel, DDC)技術在效能及功耗方面之優勢。該結果來自於採用SuVolta的PowerShrink低功耗互補式金屬氧化物半導體(CMOS)平台設計、富士通半導體65奈米低功耗製程製造的類比及數位電路。於12月10日在舊金山開幕的國際電子元件會議(IEDM)上，SuVolta與富士通半導體已發表合作文章公布這項成果。
SuVolta展示其深度耗盡通道(Deeply Depleted Channel, DDC)技術在效能及功耗方面之優勢。該結果來自於採用SuVolta的PowerShrink低功耗互補式金屬氧化物半導體(CMOS)平台設計、富士通半導體65奈米低功耗製程製造的類比及數位電路。於12月10日在舊金山開幕的國際電子元件會議(IEDM)上，SuVolta與富士通半導體已發表合作文章公布這項成果。
富士通半導體企業資深執行副總裁Haruyoshi Yagi表示，IEDM文章的結果證實富士通半導體採用DDC技術提供65奈米或55奈米製程最佳的效能及功耗組合。DDC技術與富士通半導體低功耗製程之整合實現預期。採用DDC的55奈米製程技術將於2013上半年商品化。
兩家公司將分別使用富士通半導體的標準製程和DDC技術製造的相同電路進行比較。除了其他優勢，DDC技術將1.2伏特(V)供應電壓下的數位電路效能提高約30%並維持同等功耗。如將供應電壓降至0.9伏特，DDC技術則可在保持相同效能的同時將功耗降低47%。
SuVolta網址：www.suvolta.com