CEVA推出高效率1GHz數位訊號處理器(DSP)核心CEVA-X1643，可提升有線和無線通訊、保安、可攜式多媒體等廣泛應用的整體晶片性能。
CEVA推出高效率1GHz數位訊號處理器(DSP)核心CEVA-X1643，可提升有線和無線通訊、保安、可攜式多媒體等廣泛應用的整體晶片性能。
CEVA-X1643利用DSP核心的高效率架構和成熟的軟體開發環境，提供重要性能改進，支援高階資料快取記憶體和緊密耦合的記憶體架構，可簡化來自其他DSP平台的軟體綜合和軟體導入工作，並縮短整體上市時間。此外，其記憶體管理支援簡化即時作業系統(RTOS)和多工，還可整合式功率調節單元(PSU)提供高效率架構和配置64/128位元高階可擴展介面(AXI)系統匯流排支援高記憶體頻寬。
CEVA-X1643 DSP具有結合單指令多資料(SIMD)能力的超長指令字(VLIW)架構，其32位元程式模式支援更高的平行處理水平，包括每個循環處理多達八條指令，以及每個循環十六個SIMD運作的能力。CEVA-X1643具有優化的管線系統，能夠在採用40奈米(nm)製程的晶片中執行超過1GHz的運行速度。
CEVA-X1643備有以高階可擴展介面為基礎的記憶體子系統支援；可配置AXI匯流排頻寬、平行讀/寫交、讀取然後寫入，以及其他先進功能，確保在實際系統中達到目標性能。業界標準系統匯流排配合完全緩衝的CEVA-X處理器，確保能夠達到高性能、更短的設計週期，以及簡便整合到目標系統單晶片(SoC)中。
CEVA-X1643 DSP核心包括一個創新的功率調節單元(PSU)，可為動態和靜態功耗提供功率管理功能。該核心支援多個時脈源以及功能單元相關的功率區域。此PSU支援從完全運作、除錯旁路、記憶體保存，以至全部電源關斷(PSO)等多種運作模式，而且AXI全雙工匯流排具有低功耗特性，可在無資料流量時關斷。CEVA-X1643可為電池供電和固定設備顯著省能，滿足日益關注能源效益的世界之重要需求。
CEVA-X1643支援從現貨DSP晶片到整合至客戶SoC設計中的DSP核心的簡便轉移工作。它結合了編譯器友好的八路VLIW和SIMD架構，一個高階的資料緩衝記憶體架構和記憶體管理功能，使到貨授權廠商可以有效地轉移其原有程式碼，並確保以更低的價格獲得相同的DSP性能。
CEVA網站：www.ceva-dsp.com