PCB布局電磁干擾有解　EMI合規性測試一次過關(1)

對於任何需要高速時脈的產品設計而言，電磁相容性(EMC)合規問題可能是一大困擾。本文從電磁(EM)場定向的角度概述了印刷電路板(PCB)設計，目的在協助廠商一次就能通過電磁干擾(EMI)合規性測試，用於降低EMI的技術也將減輕干擾，展現通用的PCB布局理念。本文分為三個部分，首先介紹基本物理知識，協助瞭解為什麼本文所述的技術能夠減輕PCB布局上的EMI。第二部分將舉例說明如何將第一部分的材料應用於實際電路板布局。最後，第三部分將討論滿足所提議解決方案的複雜電路板的PCB布局策略。
在設計過程中，為什麼合規性往往是最後才考慮的因素？這通常是因為在展開任何實際測試之前，需先確保整個系統可用。如果在設計後期才發現問題，那麼可能需要調整印刷電路板(PCB)，當產品設計週期的後期涉及到多人操作時，這項工作的成本總是很高。這種情況常令人感到可惜。但實際上，只需遵循本文中描述的最佳實踐， 就必然可以符合電磁相容性(EMC)(輻射、傳導或敏感性)要求。本文所述方法有助於將電磁干擾(EMI)合規性貫穿整個PCB的架構、設計和布局過程。本文的目的不僅僅是展示如何設計電路板以使其通過EMC測試，更希望能理解相關基本原則及工作原理，以便可以在其他地方運用這些原則。
EMI、干擾和敏感性背後的基本原理非常簡單。減少EMI的關鍵就在於控制和約束電場與磁場。簡單來說，如果電磁(EM)場暴露在自由空間中並可以進一步擴展，干擾和EMI就會隨之產生。如何實現這種場約束？只需在電路板上以及任何連接的電纜中各處設計實現零淨加速電荷即可。這表示對於每個正在加速的電荷，其附近都有另一個電荷可以沿著與原始電荷相反的方向加速。當這些事件在遠場一起發生時，每個電荷的效應將能夠抵消。沒有了場能，就不會產生EMI或干擾。也就是說所有電磁場能量將會被約束在元件內部，或者約束在訊號布線與接地層之間的PCB電介質中。上述理念適用於電路板上的布線，但事實上，孤立系統中具有無約束場且長度較長的天線是更大的問題。
電荷上靜態和動態力
電荷只有暴露在電場中時才會移動。空間中給定位置的電場可以是靜態的(例如靜止電荷產生的場)。某一位置的電場也會隨時間而變化(例如運動電荷產生的場)。當電荷開始運動時，磁場便隨之產生。與電場類似，磁場既可以是靜態的，也可以隨時間變化。根據洛倫茲力公式F=q(E+vxB)，可以得知，磁場中的運動電荷會受到一個力的影響，這個力的方向如果不是朝向產生磁場的運動電荷，就是遠離它們。由於只有電場才能對電荷施加力，因此磁場實際上是由相對論效應產生的電場。這是運動電荷原始庫侖場的一種表現形式。電場和磁場本質上是同一種物理現象，只是在不同的參考系下呈現出不同的形態。
當這些場隨時間而變化時，可能會產生輻射或EMI。電荷可以是靜態的，可以在空間中移動，或者被加速。只有當電荷被加速時，才會產生輻射。這本質上是簡單的事實：磁場本質上是電場，而加速電荷將導致該相對論場釋放其能量。加速電荷同時滿足安培定律和法拉第定律的條件，進而在空間中形成了傳播的電磁場。透過仔細研究下方所示的馬克斯威爾(Maxwell)方程式，可以從數學上解釋這一現象。其中，安培(Ampere) 和法拉第(Faraday)提出的第三和第四個公式是理解輻射和EMI的關鍵。
電場的高斯定律：

磁場的高斯定律：

安培-馬克斯威爾(Ampere-Maxwell)定律：

法拉第定律：

這些公式顯示，除了使用電荷，還有其他方法可以產生電場和磁場。變化場或動態場也可以創建場，進而會在自由空間或PCB上傳播電磁場能量。坡印廷(Poynting)能量向量描述了該能量的運動。
坡印廷向量：有電壓和電流的地方始終存在場。電磁場是資訊和能量的載體。消除電磁場既不可行，也不可取。目標是控制場的位置，以使電磁場不能對受擾電荷施加力(即避免干擾)，也不會向自由空間輻射(即避免EMI)。好消息是，如果PCB設計合理，就可以自動約束這些場。無論是運動電荷還是靜止電荷，任何電荷分布都會自行排列，進而盡可能減少因電荷分布而儲存或耗散的能量。
這一項規律不僅適用於靜電能，也適用於磁能。參與分布的電荷首先會自行排列，以盡可能減少儲存的能量。隨著時間推移，該排列將恢復成耗散盡可能少的能量。這種行為實際上是電荷之間相互作用力的結果。
那麼，應如何設計電路板以盡可能減少其儲存的能量？這可以透過在訊號和電源路徑附近設定接地層來實現。接地層的靠近使得銅幾何結構能夠儲存最少的電能和磁能。這是因為電場將從接地層獲取電荷，進而幾乎抵消從外部觀察到的淨電場，正如從該耦極外部所見。同樣的，當電荷加速時，法拉第定律會在接地層中感應出電流，進而抵消外部磁場。在設計電路板時，應確保這種自然現象能夠順利發生。需要注意的是，此兩種效應幾乎是即時發生的，唯一的延遲是訊號從電荷到接地層的傳播速度(即光速C)。
前文描述了傳輸線路的屬性。大多數工程師對傳輸線路瞭若指掌，並且每天都會為高速電路使用傳輸線路。為了避免干擾和EMI，必須將這些傳輸線路技術融入所有PCB應用。微帶傳輸線路可能是PCB設計中較常用的結構，基本上只是接地層上方的一條布線。理論上，這會將電場和磁場約束在布線和接地層之間的空間內。如圖1所示，在體積A中，馬克斯威爾方程式表示，封閉的總電荷等於穿過該體積表面的電通量的積分。由於零電荷被包圍，且內部相等和相反電荷的分離發生在同一個地方，表面外的淨電場將趨近於零。傳輸線路，表面B，將包圍零加速電荷。馬克斯威爾方程式表明，如果穿過表面B的淨電流為零，那麼圍繞該表面的磁場的線積分也將趨近於零。根據法拉第定律，圍繞表面C的線積分同樣會趨近於零。

需要注意的是，傳輸線與接地層之間的空間不能為零(否則會導致外部場為零)。在RF和高速數位應用中，通常使用50Ω的傳輸線以最大化訊號頻寬。而對於電源電路，則使用阻抗更低的設計，通常僅為幾歐姆。這些物理知識可歸納為三個良好實踐，在布局過程中應遵循這些實踐方式。下一部分將逐一介紹。
追求零淨加速電荷
該實踐鼓勵設計人員關注PCB設計中的電流路徑。根據法拉第定律，考慮電路板布局是否允許自然提供抵消電流。請記住，任何電流的存在都表示其在某一時刻經歷了變化，才能達到當前的值。
設計布局時，將電場和電磁場約束在特定的較小區域內
這是第一個實踐的應用結果。如果布局設計能夠實現零淨加速電荷，那麼電場也會被有效地限制在特定區域內。在布局過程中，設計者需要特別關注這一點，因為無論是電場還是磁場，都是能量傳輸的必要條件。
關注電磁場，而非關注電壓和電流
能量和資訊是透過電磁場實現的，而不是透過PCB上的銅線。如果微帶線有瑕疵，那麼完全消除外部電磁場是不可能的。傳輸線路阻抗越大，場受到的約束就越少。幸運的是，阻抗較高的線路(最大頻寬時阻抗為50Ω)通常以較低的電流工作，其初始值限制為電壓除以50Ω特性阻抗。電源層的阻抗較低(這是理想狀態)，但以較高的電流運行(這並不理想)，並且需要處於欠阻尼狀態(即具有最小的實際電阻)，否則損耗會太大。這些高Q電路會產生明顯的輻射，此一問題將在後續文章中詳細討論。從EMI的角度來看，自然現象實際上是在協助設計者，而不是製造障礙—電荷總是會以消耗最少能量(無論是儲存還是耗散)的方式排列。
由於磁耦合或靜電耦合(互感和互容)，PCB布局會引起EMI和干擾。這種耦合現象的產生，主要是因為PCB上用於傳輸能量和資訊的結構並不完美，無法像同軸電纜那樣完全約束電磁場。波導(布線和接地層)之間的空間(電介質)將導致干擾和EMI，除非該幾何結構能夠完全約束場。
下一篇文章將深入討論實際電路板布局，介紹由於不完善的布局技術而導致的輻射源，並提供改進方法。將分析以下PCB布局中常見的情況。
在PCB上，發生以下情況時，通常會失去場約束：
・訊號在層間轉換
・訊號在公共接地層上方共用相同的空間
・訊號在共用接地層上方相互交叉
・訊號並行運行
・出現場邊緣
・訊號沿微帶線或其他有缺陷的傳輸線路傳播
低輻射和EMI合規性測試
本文介紹了為低輻射和EMI合規性測試設計電路板布局所需的基本物理知識和思維過程。透過分析，瞭解到只有電場可以作用於電荷，運動電荷產生的磁場實際上是一種相對論電場。電荷加速時，馬克斯威爾方程式和坡印廷向量揭示了場如何在自由空間中傳播。所有PCB銅幾何結構均可視為傳輸線路，能夠利用場對電荷的影響，將其約束在PCB的特定區域內。本文第二部分在此基礎之上，介紹如何布局PCB以盡可能減少無約束場。這些無約束場正是干擾和EMI的主要來源。無約束場可能有兩個來源：電路本身或外界(敏感性)。
只需遵循以下三個良好實踐，即可兼顧關鍵點和所有物理效應。
・追求零淨加速電荷。
・設計布局時，將電場和電磁場約束在特定的較小區域內。
・關注電磁場，而非僅僅關注電壓和電流。
無論是運動電荷還是靜止電荷，任何電荷分布都會自行排列，進而盡可能減少因電荷分布而儲存或耗散的能量。
(本文作者為ADI現場應用工程師)

參考資料
[1] Richard P. Feynman、Robert B. Leighton和Matthew Sands。費曼物理學講義，盒裝：新千年版。Basic Books，2011年1月。
[2] Johnson, Howard W.和Martin Graham。High-Speed Digital Design: A Handbook of Black Magic，PTR Prentice Hall，1993年4月。
[3] Ralph Morrison。Fast Circuit Boards: Energy Management，John Wiley & Sons Publications，2018年1月。