2022-08-27

JESD204B串列資料連結介面是針對支援更高速轉換器不斷成長的頻寬需求而開發。作為第三代標準，它提供更高的通道速率最大值每通道達12.5Gbps，支援確定性延遲和同步幀時脈。此外，能輕鬆傳輸大量待處理的資料，進而充分利用更高性能的轉換器以及與之配合的通用型FPGA。

2022-01-05

許多通訊系統、量測儀器和訊號擷取系統，需要同時透過多個類比數位轉換器(ADC)對類比輸入訊號進行採樣。由於這些輸入訊號各自有不同的延遲，所以必須對輸入的採樣資料做同步處理。為滿足低電壓數位訊號(LVDS)和並行輸出ADC的需要，延遲不一致的問題，對系統設計人員而言是一個難題。

2014-10-27

過去大多數的類比數位轉換器(ADC)和類比轉換器(DAC)不會配置高速的串列介面，也就是說，FPGA和轉換器並沒有憑藉任何通用的標準介面，獲得高速串列/解串列器(SERDES)頻寬的優勢，但FPGA供應商早已供應數十億位元的SERDES收發器許多年。隨著現在支援最新JESD204B串列介面標準的ADC和DAC越來越多，便出現該用何種最佳方式來介接FPGA到這些搭配的類比元件的問題。

2014-10-06

就如同許多半導體元件一樣，高速的類比數位轉換器(ADC)不會總是運作得很完美，儘管許多業界人士會這麼期待著。由於先天上的限制，使其偶爾發生超出正常功能之外的轉換誤差，但許多真實世界中的取樣系統(如測試與量測設備等)無法容許高速率ADC的轉換誤差。因此，有能力將高速類比轉數位轉換誤差率(CER)的頻率與強度量化是相當重要的，如此工程師才能夠以適當的性能期望值設計系統。

2014-09-08

隨著類比數位轉換器(ADC)藉由更小的製程節點而在設計與架構上持續進步，新類型的GHz ADC產品也開始興起。其能夠以GHz與更高速率直接進行射頻(RF)取樣(沒有假插入訊號)，為通訊系統、儀器以及雷達應用的直接射頻數位化所需要的系統，提供了新的解決方案。