隨著AI、HPC對高頻寬、高效能運算需求持續攀升,Chiplet與3D IC技術已全面從研發進入擴大量產階段,成為全球半導體製程與封裝創新的戰略焦點。這場以「異質整合」為核心的技術浪潮不僅是國際大廠的競技場,更直接關係到台灣半導體產業鏈的全球競爭力,從IC設計、晶圓代工、封裝測試到材料與設備供應商,都必須即刻應對Chiplet / 3D IC帶來的全新挑戰與龐大商機。
本場活動將聚焦於探討異質整合架構在實際導入量產過程中所面臨的製程控制、互連設計、熱控封裝、可靠性驗證與量產良率等多重挑戰,並從技術實作與應用導向出發,討論如何打通前後段整合斷點,推動先進製程與封裝的商業化落地。議題將涵蓋從晶圓到封裝的技術串接痛點、測試與驗證的瓶頸、以及如何因應高密度堆疊所需的新型封裝設備與製造流程。
| 時間 |
議題 |
| 13:00~13:30 |
報到與開場 |
| 13:30~14:05 |
面板級封裝技術再進化,開啟先進封裝大規模商用契機
黃萌祺 | 先進製造核心技術組組長 |工研院機械與機電系統研究所
|
| 14:05~14:40 |
先進封裝熱挑戰下的可靠性解方:從熱控到翹曲管理的全攻略
ERS electronic GmbH
|
| 14:40~15:20 |
從接合到整合:高密度互連技術的良率挑戰與設備對策
Elaine Lan | Product Marketing Manager, AS BU | K&S
|
| 15:20~15:45 |
「化圓爲方」面板級封裝實現異質整合新未來
簡偉銓 | 事業開發部副總經理 | Manz亞智科技
|
| 15:45~16:10 |
先進封裝垂直通孔(TSV/TGV)之量測解決方案
王仁杰 | 策略長 | 歐美科技
|
| 16:10~ |
散會 |
*主辦單位保留變更議程權利,議程變更恕不另行通知。
