選用高整合FPGA平台　無線電設備整合度升級

網路營運商在使用新型空中介面、更高的頻寬和更多蜂窩基地台，以及擴大網路容量的同時，更要求大幅降低設備成本。另外，營運商也希望提高網路整合度，提升營運效率。為能滿足這些不同需求的設備，無線基礎架構設備製造商正在尋找具備更高整合度、更低功耗和成本，但同時有更高靈活度的解決方案。目標是要以製造出既能滿足多個營運商需求，又能縮短產品上市時間的設備。

智慧型手機、平板裝置(Tablet Device)和資料接收器的普及，正是讓無處不在的巨量資料呈爆發性成長的推手。網路營運商為因應這些巨量資料需求，不得不使用長程演進計畫(LTE)或者LTE-Advanced等最新空中介面標準，建置更多無線基地台，同時增加每個基地台天線的數量。

另外，每用戶平均收入(APRU)持續下降，更促使電信營運商每年都要求設備廠商大幅降低成本。更糟糕的是，這些全新的網路可能要求擴展現有的語音和資料網路，而現有網路採用全球行動通訊系統(GSM)或通用行動電信系統(UMTS)標準，且部署在不同的頻段上。

行動通訊技術頻段複雜　天線設計挑戰大

無論是增加天線數量來支援多個頻段，還是採用多重輸入多重輸出(MIMO)技術提升資料速率，雖然提升成本，但對營運商來說是必要的。為降低天線相關營運成本帶來的影響，設備製造商正設法縮減設備的尺寸(即設備的體積和重量)，同時還要降低成本和功耗。其在無線電傳輸領域不斷創新，從天線到雙工/三工器，乃至無線電設備本身，努力縮小天線的尺寸。

營運商可採用多種方案滿足其需求。其一是使用多頻段天線，從而減少為支援GSM、UMTS或LTE等多個網路所需的天線。如要進一步加強多頻段天線的功能，營運商可在天線上安裝遠端無線電裝置，加強支援所需的頻段；而遠端無線電裝置也必須不斷發展，以支援多種空中介面和更高的頻寬，同時減輕重量，縮小主機殼，才能滿足營運商的未來需求。

天線整合無線電架構的興起，讓營運商有另一種選擇。這種方法把無線電電子元件安裝在天線裝置中，實現完全整合的無線電與天線，因此不必採用獨立式的遠端無線電裝置，進而可將天線尺寸做到最小。而最近推出的主動式天線系統(AAS)則將無線電電子元件和天線裝置的發展推進到另一階段，這種複雜的天線要求更強大的無線電訊號處理能力，可增加網路容量，同時縮小天線的尺寸。

提高無線電裝置整合度　天線尺寸再微縮

要縮小遠端無線電裝置或天線的尺寸和重量，其關鍵在於進一步提高無線電電子裝置的整合度。另外，為支持GSM、LTE、UMTS等多種空中介面，無線電設備必須有高度的靈活性和可程式設計功能。

首先，可看看這些無線電設備如何才能具有更好的可程式設計性，同時兼具更高的整合度。圖1說明典型無線電設備的架構與功能。基頻介面的作用是透過天線基座上或位於空中的基頻處理卡把系統連接到銅纜或光纖上。這些介面一般須借助運行速度高達9.8Gbit/s的高速串列解串器(SerDes)元件，才能用作通用公共無線介面(CPRI)。

圖1　典型無線電設備的高階設計圖

無論基頻單元從類比裝置接收到的訊號或發送至類比裝置的訊號，在訊號接收或發送前都須進行大量的訊號處理作業。訊號處理包括數位上/下變頻(DUC/DDC)、峰值因數抑制(CRF)和數位預失真(DPD)。DUC和DDC負責處理升頻取樣(Upsampling)和成形(Shaping)；而CRF和DPD主要是透過數位訊號處理將功率放大器線性化，藉以提高無線電單元的傳輸效率。

另外，採用高速平行低電壓差動訊號(LVDS)訊號處理或新興的JESD204[A/B]協定均可實現資料轉換器(DAC和ADC)的介面。射頻(RF)領域包含所有的調節器、時脈合成元件、濾波器，以及用於從天線發送和接收數位訊號的放大器電路。

透過FPGA提升無線電產品靈活度

整個無線電電子裝置採用微處理器(MPU)進行控管。該微處理器一般會在Linux或VxWorks等即時作業系統上運行。維運功能負責無線電單元的警告、校準、消息發送和整體控管，這是一項複雜的工作，一般需要連接通用序列匯流排(SPI)/I²C、乙太網路路、通用異步收發器(UART)，當然還包括記憶體。

過去供應商綜合運用特定應用積體電路(ASIC)、特定應用標準產品(ASSP)和現場可編程閘陣列(FPGA)元件實現數位無線電訊號處理功能。分析各種元件的優劣，雖然ASIC元件成本最低，但ASIC元件的靈活性最差，一般會因設計初期規格鎖定而導致功能缺失，且開發和一次性工程費用(NRE)成本高，產品上市速度慢；而ASSP元件的靈活性也有限，因為往往是針對一系列使用案例而設計，不適用於其他應用。

但FPGA則不同，由於其具備的高靈活性，在數位無線電領域的應用正在不斷增長。FPGA能支援各種設備需求，同時能夠針對客戶需求的發展和變動而不斷提供新功能，在這類應用中的許多案例中，FPGA元件緊鄰ASIC和ASSP元件放置，用於彌補其他元件欠缺的功能。圖2說明綜合使用ASSP、FPGA和微處理器建置的2×2無線電設備。

圖2　綜合採用ASSP、FPGA和微處理器的典型2x2無線電設計

對於市場需求，ASSP元件一般的適應速度較慢，可從其缺乏CPRI或JESD204等這類序列介面技術看出。此時，即需一個輔助元件，比如內建串列解串器的FPGA或使用外部串列解串器的低成本FPGA，讓設計變得更完善。但這種建置方法需要大量的元件，因而導致印刷電路板(PCB)的面積須加大、電源高度複雜，且總功耗和成本都很高。因此，設備廠商需要一個替代方案。

目前市場上已有一套稱為ZYNQ可擴展處理平台(EPP)，可讓設備製造商能夠在單顆元件中整合所有數位無線電軟硬體。這套FPGA方案具有全面軟硬體可程式設計功能，加上一套已固定的通訊周邊元件，可實現低成本低功耗的目標。

高整合FPGA降低開發成本

圖3所示的ZYNQ EPP採用安謀國際(ARM)雙核Cortex-A9處理器內核和一個雙精度浮點單元，且每個內核的整體運算效能高達2,000MIPS。處理器子系統包含記憶體控制器、10Gb乙太網路路、UART和SPI/I2C等通訊專用周邊元件，緊鄰處理器子系統的是高效能的可程式設計邏輯，內含500MHz數位訊號處理器(DSP)模組、12.5Gbit/s串列解串器和大量的內部隨機存取記憶體(RAM)。多個低延遲率的高頻寬匯流排用於連接處理器子系統和可程式設計邏輯，同時共用記憶體介面可確保避免出現效能瓶頸。

圖3　賽靈思提供的新型ZYNQ EPP系列

圖4所示的是設備製造商如何運用ZYNQ實現目前遠端無線電裝置中的全部功能。使用ZYNQ提供的處理器子系統，可在一個可用的安謀國際處理器中建置排程、校準、消息發送和整體控管功能。設計人員可結合其他處理器，就能夠實現DPD設計常用的係數計算。這個解決方案所需的許多周邊元件，如記憶體控制器、SPI/I2C、UART、10Gb乙太網路和通用輸入輸出(GPIO)也已固定，這不僅有助於降低功耗和成本，也不會影響可程式設計邏輯架構。

圖4　採用ZYNQ設計的2x2 LTE無線電

圖5　使用ZYNQ相對降低物料清單成本

可程式設計邏輯用於補充處理器子系統的不足之處，可實現高效能訊號處理能力，以滿足目前和未來的寬頻無線電需求。DSP模組可確保有效率地建置DUC/DDC、CFR和DPD設計所需的數位濾波器，同時保持較低功耗。與DAC/ADC連接的是使用LVDS的元件輸入輸出(I/O)，或是使用JESD204的串列解串器，而可用的串列解串器中也內含CPRI介面功能。

從圖5和圖6可看出，與ASSP元件相比，ZYNQ架構能節省成本和功耗。這個範例假定訊號頻寬為20MHz，有兩個發送和兩個接收路徑，ZYNQ還能夠支持更高的頻寬和更多數量的天線。

圖6　使用ZYNQ能降低功耗

在2x2 20MHz LTE示範例子中，ZYNQ解決方案最多可降低50%功耗，整體材料成本相對ASSP設計也能降低3540%。另外，圖7顯示，由於較圖2所示元件數量減少，在提供圖4中相同的功能時，封裝面積可縮減達66%。如此可讓PCB顯著縮小，因此設備製造商可大幅縮小設備尺寸，實現更高整合度，讓天線的尺寸比以往大大更小。

此外，使用ZYNQ還能帶來其他優勢。該元件可降低電源的複雜度和成本，同時提高無線電單元的可靠度，可靠度的提升能減少因客戶退貨引起的相關後期執行費帶來的影響，還能實現更高的網路可靠度。另外，降低功耗還能減少散熱，從而使用尺寸更小、重量更輕的散熱器和機械結構。最後，解決方案能夠結合軟硬體靈活性，在設計後期才確定無線電單元的規範，可縮短產品上市時間，降低風險，在設備出貨後很長時間內還能支援新功能。

圖7　使用ZYNQ縮減封裝面積

無處不在的高速資料傳輸呈爆炸性成長，正推動鐵塔式天線和數位無線解決方案持續創新。所有這些解決方案有一個共同點，就是要求尺寸更小、重量更輕、成本和功耗更低，同時具有高整合度和靈活性，能夠滿足網路的各種需求。

ZYNQ採用雙核處理器子系統和高效能和低功耗可程式設計邏輯，可協助設備廠商輕鬆應對其服務的網路營運商之各種挑戰。不管設備是針對遠端無線電、天線整合無線電還是主動式天線，新FPGA元件均能提供高效能，並打造具有高靈活性、高整合度和低總成本、功耗和重量的無線電電子裝置產品。

(本文作者任職於賽靈思)