看好台灣業者晶片設計能力提升，EDA軟體工具廠商昕博(Synplicity)宣布將積極對台經營。由於愈來愈多的特殊應用積體電路(ASIC)設計會先利用現場可程式閘陣列(FPGA)進行原型開發，且透過EDA工具可讓晶片設計業者提早完成晶片樣品，以進行系統級的整合與設計。昕博瞄準以FPGA設計的ASIC原型設計解決方案市場，協助客戶提早進行軟體開發工作、更快速的完成驗證作業並省卻ASIC重複設計的成本等。
昕博資深行銷副總裁Andrew Haines表示，台灣擅長於消費性電子、電腦、電信、設計服務等市場，這些市場對於ASIC的需求量大，而33%透過FPGA設計的邏輯閘數高於100萬閘，且比例正逐漸擴大，由於高達一半的設計須要重複設計5次，甚至5次以上，因此重複設計議題受到關注，此外，有51%的設計需要7個月以上的時間建立原型，面對這些挑戰，可藉由昕博提供的解決方案減少重複設計的次數與建立原型的時間，目前包括智原、凌陽、揚智、聯發科、工研院等皆為該公司客戶。
目前昕博推廣Certify及Synplify Premier兩種解決方案，分別針對ASIC暫存器轉移層級(RTL)原型設計與單一FPGA的ASIC原型設計。透過上述解決方案提供基於FPGA的ASIC原型編譯轉換、分割、尋找Bug、合成與測試等作業。Haines表示，為加強錯誤訊號可視度，昕博並提供TotalRecall技術輔助，該技術可提供FPGA硬體在系統運作時的全訊號可視度，並將問題轉到Simulator軟體進行分析，在Simulator軟體操作的好處是具有較大彈性與掌控力。
此外，昕博在FPGA合成與除錯工具市場上具有領導地位，根據Gartner統計資料顯示，目前FPGA合成工具市場由昕博、明導、新思等三大廠商主導，其中以昕博擁有67%市占率為最高，其次依序為明導占26%，新思占6%。而昕博與FPGA龍頭廠商賽靈思(Xilinx)一直保有良好關係，明導則與亞爾特拉(Altera)緊密合作。不久前，昕博宣布支援賽靈思的高效能VIRTEX-5元件，以該公司最新版的Synplify Pro合成軟體完全支援賽靈思推出的65奈米Virtex-5 FPGA系列。Haines表示，Synplify Pro軟體所提供的時脈驅動(Timing-driven)合成技術，讓設計者能以快速又有效的方法，充分運用高整合度Virtex-5 LX平台在速度、容量和多樣性上的優勢。