萊迪思(Lattice)推出第二代EConomy Plus現場可編程閘陣列(FPGA)元件LatticeECP2及LatticeSC系統晶片，該兩項新系列產品均採用富士通已證實的90nm技術，利用300mm矽晶片，在富士通設於日本三重縣的新工廠製造...
萊迪思(Lattice)推出第二代EConomy Plus現場可編程閘陣列(FPGA)元件LatticeECP2及LatticeSC系統晶片，該兩項新系列產品均採用富士通已證實的90nm技術，利用300mm矽晶片，在富士通設於日本三重縣的新工廠製造。兩系列產品的功能性原型產品已被萊迪思所接受，預期初步產品可在2006年中量產上市。
該公司行銷總監Gordon Hands表示，與第一代130nm的LatticeECP FPGAs相較，LatticeECP2增加可用邏輯密度至70K LUTs、增加18x18乘法器為88個、提升I/O效能大於50%，並增進組態能力。而首次加入的新功能包括預製400Mbps DDR2記憶體介面支援、組態串流加密，及雙啟動組態支援。
LaticeECP2系列將有兩種版本，一為標準LaticeECP2版，另一為將在2006年中推出的記憶體加強版LatticeECP2M。Hands表示，LatticeECP2M元件將增加記憶體密度為100K LUTs，記憶體容量為500萬位元RAM，該產品全系列計畫推出從6～70K LUTs的六種元件，及一些LatticeECP2M元件。
至於LatticeSC整合了支援3.4Gbps資料傳輸速度的高頻道數SERDES區塊、具2Gbps速度的PURESPEED並聯I/O、時脈管理結構、運轉在500MHz的FPGA邏輯線路、高密度區塊RAM及萊迪思內建ASIC區塊的「成本最佳化罩式陣列」(MACO)。
在LatticeSC應用上，Hands表示，單一LatticeSC元件可支援目前網路上各種資訊傳輸，在進行通訊時，LatticeSC元件將使用內建在結構化ASICs區塊的多重SPI4.2核心，與多個10G網路處理器溝通。這需要高速記憶體介面來緩衝高速線路速率，而LatticeSC支援所有最新的記憶體標準。為與兆位元交換機溝通，LatticeSC FPGA可驅動達32個SERDES頻道，支援多個標準，如串聯RapidIO、SONET/SDH、PCI Express、乙太網路及光纖頻道等。
此外，針對LatticeECP2該公司也提供設計工具及智慧財產支援，Hands表示，LatticeECP2元件的設計支援由最新版的ispLEVER工具包來提供，此ispLEVER設計工具提供設計者以單一軟體連接所有萊迪思數位元件，及來自明導、Synplicity的模擬及合成支援，至於智慧財產支援的細節將在2006年中宣布。