整合/效率追求永無止境　CPU帶動電源架構改朝換代

迷你筆記型電腦成功地在市場上嶄露頭角後，吸引英特爾加碼推出新一代整合度更高、更省電，成本亦更具競爭力的晶片組平台，以滿足持續成長的市場需求。

此一趨勢發展，亦帶動直流-直流(DC-DC)電源晶片供應商不斷朝更高整合度的方向邁進。而在交流-直流(AC-DC)轉換領域，由於法規要求與市場環保意識抬頭，導入新拓撲架構與更高的功率因素校正(PFC)，亦成為市場上的主流趨勢。

CPU平台帶動電源設計向前行

圖1　英特矽爾筆記型電腦產品線協理Majid Kafi認為，整合將是迷你筆記型電腦電源設計的大勢所趨，也是最主要的技術挑戰。

身為個人電腦平台中最核心的元件，中央處理器(CPU)與其對應的晶片組向來是帶動整個平台向前邁進的火車頭，在迷你筆記型電腦領域也不例外。隨著英特爾(Intel)與超微(AMD)持續推出新一代整合度更高、功耗更低的平台方案，其他配套零組件也必須與時俱進，才能跟上新平台所帶來的新要求。

英特矽爾(Intersil)筆記型電腦產品線協理Majid Kafi(圖1)表示，隨著英特爾在新一代迷你筆記型電腦的CPU中整合了原本放在北橋晶片組的功能，如顯示控制器、記憶體控制器與南橋介面等。更高的整合度固然有助於迷你筆記型電腦製造商降低成本，但由於CPU本身在整個平台中扮演的角色更形吃重，因此其所搭配的電源解決方案必須要有更多技術創新，才能滿足應用需求。

就核心供電而言，由於先進的CPU設計皆具備各種複雜的休眠與待機模式，以延長系統的電池壽命，因此電源方案必須能快速而精準地根據CPU的狀態調整供電電壓。傳統上，為CPU供電的核心電源晶片不外是定頻調變器(Fixed Frequency Modulator)或導通時間恆定調變器(Constant On-Time Modulator)兩種架構，後者還衍生出各種改良型架構以提升其抗干擾性，並擺脫電容選擇上的限制。但整體來說，這些傳統方法皆有反應速度較慢的問題，因此當CPU進入休眠或待機狀態，或是CPU從休眠狀態中喚醒時，較容易產生反應不及的狀況。

磁滯模式(Hysteresis Mode)則是近年來在核心供電領域新崛起的一種架構，它具備反應快速、電壓精準的特性，因此很適合被用來為先進CPU晶片供電。唯一的缺憾在於其成本較高、須搭配外部補償放大器，且電容選擇有限。不過Kafi指出，這些技術上的挑戰是可以被克服的。例如英特矽爾便已研發出改良型的磁滯模式電源控制器，除了反應速度有所提升(圖2)，亦不須搭配外部補償放大器，因此在性能/成本上更貼近迷你筆記型電腦的應用需求。

圖2　磁滯式調變器改良後(上圖)，可比原有架構(下圖)具備更快的反應速度。

對於筆記型電腦設計製造商而言，由於新一代CPU平台在整合度方面已大幅突破，因此在電源設計方面，也必須朝向高度整合發展，以跟上其發展腳步。從事核心供電子系統設計的工程師必須要先做好心理建設，因為在電源設計的世界裡，高整合度往往意味著對雜訊的敏感度上升，設計失敗時要進行錯誤分析(F/A)的挑戰也會增加。

然而，提升整合度終究是回應市場低價競爭需求的主要方式之一。晶片架構不斷進步，設計人員終究無法抗拒技術發展的潮流，必須跟著轉變。

系統電源設計朝高整合發展

圖3　意法半導體電源與類比元件行銷部專案經理林志弘表示，為了追求更低的系統成本，由系統電源直接對CPU供電亦不失為一可行做法。

隨著迷你筆電中央處理器朝更高效能與整合度方向發展，除對Vcore的電源規格造成顯著影響外，在系統電源的設計上也帶來新的挑戰。意法半導體(STMicroelectronics)電源與類比元件行銷部專案經理林志弘(圖3)指出，英特爾針對迷你筆電所計畫推出的下一代Pine Trail平台，已將原先外掛的繪圖處理器(GPU)與記憶體控制器等北橋晶片組一併整合於Pineview處理器中，成為僅兩顆晶片的解決方案，這不僅意味電源設計的整合度也要隨之提高，亦須重新進行電路板布局與走線，以便在低成本的要求下，同時滿足更高電源轉換效率與更小使用面積的設計要求。

就提升電源轉換效率而言，首要目標是降低切換損失(Switching Loss)。由於目前迷你筆電主要有兩個電源供應來源，一是由電池供電，輸入電壓約在5.4～6伏特；另外則是從電源轉換器直接供電，輸入電壓約是19～21伏特，因此電源晶片為滿足如此寬廣的輸入電壓範圍，容易產生極大的切換損失。此外，為達到更小尺寸的設計要求，設計人員多半會採用切換頻率較高的電源晶片，以減小外部電感、電容的體積並降低被動元件成本，但相對也讓切換損失更形嚴重。

為減低輸入電壓範圍過寬與切換頻率過高所造成的電源損失，意法半導體遂提出降低輸入電壓的設計對策，以期達到改善電源轉換效率的目的，同時有助未來進一步提高電源IC整合度。林志弘表示，根據該公司所進行的模擬結果顯示，相較於直接由電源轉換器供電，由系統電源直接輸出5伏特電壓給CPU的做法約可提高2.4%的轉換效率，對功耗斤斤計較的電子產品而言幫助不小，因此意法半導體已決定朝此方向發展(圖4)。

圖4　可同時對整個系統與CPU供電的高整合度系統電源模組

不過，將CPU電源負載轉嫁至系統電源上，雖然可省下Vcore的成本，但相對也會加重系統電源的負擔，造成電感、電容變大，因此也有業者對此做法所帶來的實質效益，抱持懷疑態度。對此，林志弘坦言，這種設計方式對成本的幫助究竟多大與電感、電容所增加的成本息息相關，但單就提升效率而言，不失為可行的作法。

除在系統電源中增加CPU電源負載外，意法半導體也計畫以多晶片封裝(MCP)的方式整合一顆約8瓦的金屬氧化物半導體場效電晶體(MOSFET)，並將切換頻率調高至1MHz上下，以實現更具成本效益的解決方案。但值得注意的是，提升電源設計的整合度固然有助於降低成本，卻也將使散熱問題更為棘手，因此未來系統電源內建各種熱管理功能，將成為大勢所趨。

另一方面，顯示器供電設計亦對迷你筆電系統電源的使用效率具有舉足輕重的影響。目前迷你筆電主要係採用發光二極體(LED)並聯架構做為背光燈源，以10吋螢幕而言，一般使用四至六串並聯，每串約十顆LED。至於LED驅動的架構，則以升壓架構居多，並逐漸有以往固定輸出電壓方案朝向自適性輸出電壓(Adaptive Output Voltage)的設計方案演進，以獲得更高電源效率。

法規/可攜式裝置拉抬AC-DC需求

圖5　快捷半導體技術行銷部高級經理林乾元指出，AC-DC除了功率損耗問題外，在電力損失的緩衝電路上還必須解決電磁干擾問題。

環保意識持續高漲，能源轉換成為電子設備設計焦點，自從2005年開始，加州能源法提出輕載功率損耗相關規範、歐盟EUP指令、能源之星外部電源規範(EPS)及歐盟的管理規範(COC)等眾多條例備受關注。快捷半導體技術行銷部高級經理林乾元(圖5)表示，眾多外部電源供應的能源條例的宣布更突顯電源轉換的重要性。加上迷你筆記型電腦的風潮興起，早期電源供應(Power Supply)功率密度大概是每立方公寸3～10瓦，目前技術約為8～13瓦左右，而未來則朝13瓦以上的目標邁進。

林乾元指出，在交流對直流(AC-DC)狀況下，若以筆記型電腦來看，電源供應的損耗主要是來自無負載狀態下的待機時間，且隨著輸入電壓越高，功率損耗也就越大。例如在歐洲地區，其所造成的功率損耗便高達30毫瓦。此外，晶片本身的啟動電流，也是一大損耗來源。

為了降低無負載功率損耗，首先必須讓晶片本身具有高壓啟動的功能，不要讓電阻對電容進行充電，避免電阻造成的功率損耗；再者是脈衝寬度調變(PWM)操作的電流須下降，除了製程能夠大幅度的讓PWM電流從10毫安培降到2毫安培，晶片設計者也必須控制PWM，盡可能在輕載時關掉不必要的電路；第三則是盡量減少假負載(Dummy Load)，以及在輕載或無載時降低轉換(Swithing)頻率。

目前市面上AC-DC的降頻方式主要有三種(圖6)，分別為跳躍式的降頻(Pulse Skipping)，如頻率在100kHz時，由於負載降低，系統毋須消耗那麼多能量，所以負載降低時把其中一個頻率關掉，若再降低時就再關閉兩個，依此類推。第二種方式則為中斷時間的降頻(Off-Time Modulation)，也就是與跳躍式降頻相似的技術，Off-Time Modulation主要是在負載越輕時，將PWM進行線性增加。第三種是突波模式(Burst Mode)，但此模式可能會在可攜式裝置，如手機顯示上造成斜紋干擾的問題。

圖6　AC-DC主要降頻方式

更進一步來看，更省電的PWM晶片設計在AC-DC電源轉換上尤其重要，林乾元指出，設計須考慮高壓接腳(HV Pin)接到AC端幫助電容進行放電，設計上還必須在無負載狀況下，減少輸出電壓，並且盡可能降低晶片本身的電流。

此時晶片必須能偵測AC電流的實際輸入狀況，且必須關閉晶片本身電流電路，再繼續降低將操作頻率。如此一來，產品的備用電源(Standby Power)將可從目前的87.7毫瓦降低到30毫瓦以下，有助提升電源系統的省點性能。

林乾元也提到同步整流的重要性，他指出，透過浮秒平衡理論的線性預測控制(Linear-Predict Control)技術，可得知AC輸入的電壓，技術上僅須在晶片中內建一個固定電容，就可以偵測到輸出的電壓，以達到同步整流晶片功能。未來，高效率應用也令人關注，回收高壓電容讓滿載效率提升的雙返馳(Dual Flyback)技術及主動式功率因數校正都是晶片設計技術發展重點。