隨著電晶體微縮至7mn以下，矽基金屬氧化物半導體場效電晶體(MOSFET)技術也開始逼近物理上的極限，使得矽通道的微縮難以實現更好的元件性能。為滿足下世代半導體技術對於元件性能的要求，半導體產業與學界也共同投入7-5nm半導體技術節點研究，藉由產學合作提升產業競爭力，同時培育下世代半導體人才。
過去四十幾年來，半導體產業按著摩爾定律的腳步持續微縮，然而，隨著電晶體微縮至7mn以下，矽基金屬氧化物半導體場效電晶體(MOSFET)技術也開始逼近物理上的極限，使得矽通道的微縮難以實現更好的元件性能。為滿足下世代半導體技術對於元件性能的要求，半導體產業與學界也共同投入7-5nm半導體技術節點研究，藉由產學合作提升產業競爭力，同時培育下世代半導體人才。
目前半導體產業就與學術界皆認為，需使用高遷移率通道材料，例如矽鍺、鍺以及三五族(III-V)半導體；並採用三維元件結構，例如環繞式電晶體(GAA)、負電容電晶體(NCFET)及穿隧電晶體(TFET)，才能符合7nm節點以下的IC規格要求。為此，台積電與台大在2013年提出「7-5nm半導體技術節點研究」大聯盟計畫，並網羅國內其他相關領域學者，共同研發適用於7-5nm世代之下一世代微影技術、環繞式閘極覆晶矽電路實體設計技術及非同步電路技術。
台積電-台大聯合研發中心指出，在配合前瞻電晶體元件研發之同時，基本重要之技術模組須適時配合，才能使構想快速獲得實現與驗證。因此，該計畫也以最關鍵製程模組「新世代氦離子束製像技術」的建立與研發作為總計畫，藉由氦離子束噴濺製像及氦離子束誘發沉積製程等技術，提供10奈米以下前瞻元件研究需要的關鍵尺寸與穩定性。
談到研究計畫成果，台大教授洪銘輝指出，該計畫不但成功將微縮技術推向５奈米線寬，同時也研發出新型電晶體各方面的工藝技術，包括：使環繞式電晶體驅動電流達到1235μA/μm，提升純鍺通道量產性；利用400度快速熱氧化增進鍺錫電晶體之介面特性，將CVD生長之鍺/鍺錫/鍺量子井P型電晶體的電洞遷移率(Hole Mobility)推升至463cm2/V-s，洪銘輝表示，此成果意味著，鍺錫通道電晶體具有極高潛力作為下一代CMOS電路之元件。
此外，該計畫也在整合型臨場(in-situ)超高真空多腔體系統的開發上取得突破。洪銘輝進一步說明，其團隊透過臨場原子沉積技術將單晶元三氧化物整合至砷化鎵基板上；並且運用臨場製備的ALD-氧化物/砷化銦鎵(InGaAs)樣品，及自對準閘極優先製程，成功製備高效能的砷化銦鎵MOSFET元件。其在1微米的大線寬元件下，操作電流達1.84mA/μm，為砷化銦鎵通道操作電流的最高紀錄。
據悉，「7-5nm半導體技術節點研究」總計將提出81件美國專利申請，目前已有32件獲證；而在我國專利申請的部分，共有26件申請中，1件已獲證；另外，還有32件中國專利及3件韓國專利申請中。