3GIO的點點滴滴(12) 直攻3GIO之資料連結層與實體層(下)

因此，本回將針對實體層中的電氣特性部位，延續技術探索的旅程。如果以最為精簡的話語來描述電氣特性，就是指向傳送器與接收器，也就是工程人員所言的收發器(Transceiver)圖3。  

從經濟上的觀點來說，電氣特性所要言及的基本要務離不開四層板FR-4、矽晶片的價格與功率消耗在可接收的範圍之內等，說穿了就是「成本」不能因速率提高而飆升。PC只能降價，不能漲價，似乎被視為理所當然之事。  

若是從「機能面」來說，電氣特性部位所要處理的事項，大致如下：  

‧封包(Packet)的傳送與接收。  

‧負責插拔檢測的機制。  

‧電源管理的機能。  

然而，從電氣特性基本面切入，PHY有一些重要條件必須滿足與符合規格上的指定，值得再三留意。  

‧可以採用展頻時脈(SSC, Spread Spectrum Clock)的方式。然而調變的頻率範圍不超過30kHz～33kHz，必須維持住+/-300ppm的規範要求。當然，這個方式的使用，最終目的就是為了降低EMI。  

‧一個連結傳輸巷道的傳送端必須要有「AC耦合電容」的存在。其最小值與最大值有其規範。75nF～200nF之間。之前，已經提及3GIO所採用的8b/10b編碼方式(圖4、圖5)具有直流平衡的效用，允許導入AC耦合電容。  

‧終端阻抗(Terminator)的運用。單端的終端阻抗為50ohm，差動終端阻抗為100ohm，誤差容許範圍為正負20%，可迎合FR-4的滿足條件。  

‧直流共模電壓。接收端的直流共模電壓通常始終是零伏特。  

‧滿足ESD的要求。JEDEC JESE22- A114-A.之Class2。以人體基準而言是2,000伏特，充電之裝置基準是500伏特。該項ESD之規範多少可保護突然插入或是拔出圖6，才不會傷害到元件。  

‧D+或是D-信號線短路時的忍受程度。  

‧接收端偵測回路的正確動作。  

‧當處於電氣閒置狀態下，傳送器D+與D-信號線之電壓值乃呈現相同的數值。電氣閒置狀態的主要功用不外乎電源節約以及非致能的狀態。傳送器在跳進電氣閒置狀態之前，必須先行送出電氣閒置指令集(Electrical Idle ordered set)。也就是一個K28.5(COM)緊跟著3個K28.3(IDL)。此時，傳送器有可能是呈現於低阻抗或是高阻抗模式下。  

‧為求細膩而且速捷有力的電源管理機制，基本而言，有L0、L0s、L1與L2的狀態定義，從電源消 耗層面來觀察，L0＞L0s＞L1＞L2。L0是正常運作下的模式，L0s列為選項，L1狀態可以關閉時脈，但是仍然必須維持電源。L2自然是最為省電的狀態，可以關閉主電源，然而仍然得留下輔助電源。  

‧AC耦合電容的採納。除了必須座落於通道的傳送端之外，數值也必須在75nF～200nF範圍內。該AC耦合電容可以利用時間常數圖7的觀察來判別是否接收端插進來或是拔離的狀態。  

電氣信號的規範底細之探索  

首先就是搞清楚電氣信號的各項參數。高速的資料通信幾乎全採用串列方式、差動的傳送方式圖8。最為基本的觀念就是差動電壓與共模電壓。差動電壓定量與定性上的定義即是VDIFF = (VD+ - VD-)。而共模電壓VCM = [VD+ + VD-]/2。另外，在3GIO規格中，另有定義幾個電氣信號峰值的參數，還是有必要弄清楚。  

‧VDIFFp-p = (2*max|VD+ - VD-|)，當差動電壓擺動(swing)呈現對稱的時候  

‧VDIFFp-p = (max|VD+ - VD-| {VD+＞VD-} + max|VD+ - VD-| {VD+＜VD-})，當差動電壓擺動呈現非對稱的時候  

‧VDIFFp = (max|VD+ - VD-|)，當差動電壓擺動呈現對稱的時候  

‧VDIFFp = (max|VD+ - VD-| {VD+ ＞VD-})或(max|VD+ - VD-| {VD+ ＜VD-})，當差動電壓擺動呈現非對稱的時候  

‧VCMp = (max|VD+ + VD-|/2)  

以圖9為例來說明前面所言參數的電壓數值，差動信號的峰值對峰值電壓為0.6V，差動信號峰值電壓約為0.3V，而共模電壓約為0.25V。請留意在 3GIO規格中，「Fdc = 30 kHz」是一個定義上的門檻數值，低於此數值，為視為「DC」的狀態，越過此則視為「AC」的情況。  

其次的課題是高頻信號的傳輸環境非常地在乎信號損失問題圖10，也就是信號在傳輸路途當中引起的衰減情況。比如說，在最壞的情況下，如1.25GHz時，傳送端最少的差動電壓擺動VTX-DIFFp-p = 800 mV，所允許到接收端時最低的VRX-DIFFp-p = 175mV之際，容許的最高信號損失就為「13.2dB」。若在625MHz情況下，傳送端最小的輸出去增強電壓VTX-DIFFp-p = 505mV，接收端時最低的VRX-DIFFp-p = 175Mv，意味著9.2dB的最高信號損失範圍。  

信號的抖動(Jitter)與位元錯誤率BER(Bit Error Rate)也是必要的考量要素。去增強電路(De-emphasis)是3GIO電氣特性中極為重要的一環，這與信號損失是息息相關的應付措施。所謂去增強機能是意指在相同極性的連續位元，將電壓拉低的一種機制，首要的好處就是符合11-13.2dB信號損失的預算空間。圖11的例子解釋了「1001000011」的實施案例。但是底下談到的「標示-Beacon」信號，卻是唯一的例外。  

如果有支援喚醒的功能，往往會使用到「標示-Beacon」信號，讓下游端元件來逃離L2狀態。請抓住幾個重點：  

‧所謂「標示-Beacon」信號，是一個直流平衡的隨意週期信號，其脈衝頻寬是介於2ns至16us之間。  

‧「標示-Beacon」信號是在「低阻抗模式」下進行傳送。  

‧當「標示-Beacon」信號的脈衝頻寬超過500ns之時，輸出電壓必須進行-6dB的去增強(De-emphasis)處理。  

圖12、圖13將展示規格中的幾個「標示-Beacon」信號範例。  

差動傳送器輸出(Differential Transmitter Output)以及差動接收器輸入(Differential Receiver Input)裡頭的各個電氣參數，是積體電路電子設計與產品工程人員必須透徹理解的基本項目。首先從差動傳送器輸出規範來下手：  

‧UI = Unit Interval，399.88-400-400.12ps。也就是每一個UI是400ps正負300ppm。  

‧VTX-DIFFp-p = 差動輸出峰值對峰值電壓介於0.8V至1.2V之間。請回顧一下，VDIFFp-p = (2*max| VD+ - VD-|)。  

‧VTX-DE-RATIO = De-Emphasized Differential Output Voltage Ratio，-3.0dB～3.5dB～-4.0dB。  

‧TTX-EYE = Minimum TX Eye Width，依規定至少為0.7UI。  

‧TTX-EYEMEDIAN-to-MAXJITTER = Maximum time between the jitter median and maximum deviation from the median，最高數值為0.15UI。  

‧TTX-RISE與TTX-FALL分別是指D+、D-輸出信號的上升與下降時間，最小數值0.125UI。  

‧VTX-CM-Acp = RMS AC Peak Common Mode Output Voltage，最高值為20mV。  

‧VTX-CM-DC-ACTIVE-IDLE-DELTA = Absolute Delta of DC Common Mode Voltage During L0 and Electrical Idle，介於0～100mV之間。  

‧VTX-CM-DC-LINE-DELTA = Absolute Delta of DC Common Mode Voltage between D+ and D-，介於0～25mV之間。  

‧VTX-IDLE-DIFFp = Electrical Idle Differential Peak Output Voltage，介於0～20mV之間。  

‧VTX-RCV- DETECT = The amount of voltage change allowed during Receiver Detection，最高值為600mV。  

‧VTX-DC-CM = The TX DC Common Mode Voltage，介於0～3.6V之間。  

‧ITX-SHORT = TX Short Circuit Current Limit，最高值為90mA。  

‧TTX-IDLE-MIN = Minimum time spent in Electrical Idle，最少需要50UI。  

‧TTX-IDLE-SET-TO-IDLE = Maximum time to transition to a valid Electrical Idle after sending an Electrical Idle ordered set，最多20UI。  

‧TTX-IDLE-TO-DIFF-DATA = Maximum time to transition to valid TX specifications after leaving an Electrical Idle condition，最多20UI。  

‧RLTX-DIFF = 差動回送損失(Differential Return Loss)，最小12dB。  

‧RLTX-CM = 共模回送損失(Common Mode Return Loss)，最小6 dB。  

‧ZTX-DIFF-DC = DC Differential TX Impedance，也就是傳送端直流差動模式低阻抗，介於80ohm至120ohm之間，典型值為100ohm。  

‧CTX = 交流耦合電容(AC Coupling Capacitor)，所有的傳送端通通必須安置此交流耦合電容，電容值介於75～200nF。  

‧Tcrosslink = Crosslink Random Timeout，介於0～1ms之間。  

USB 2.0介面開始導入Logo認證的制度，因而帶進了眼狀圖(Eye Diagram)的互容符合(Compliance)之確認方式。SerialATA、3GIO也是依然採用眼狀圖的確認機制，只是將傳送端與接收端，分開出來各自論述。  

當然，圖14的重點集中在時序(Timing)與電壓輸出的參數上。只是電壓的位階規範分成「轉換位元」與「去增強位元」兩個層次。對於任何250個連續的UI都必須滿足該眼狀圖的規範。而量測的方式不是直接連到3GIO的另一端元件。而是運用一個被動式的測試負載。相信各位也已看出測試負載的差動特性阻抗，就是100ohm。其次，針對差動接收器輸入的各個參數，做個敘述：  

‧UI = Unit Interval，依然是399.88-400-400.12 ps。也就是每一個UI是400ps正負300ppm。  

‧VRX-DIFFp-p = Differential Input Peak to Peak Voltage，介於0.175V至1.200V之間。  

‧TRX-EYE = Minimum Receiver Eye Width，最少需要0.4UI。  

‧TRX-EYE-MEDIAN-to-MAX-JITTER = Maximum time between the jitter median and maximum deviation from the median，最多0.3UI。  

‧VRX-CM-Acp = AC Peak Common Mode Input Voltage，最高150mV。  

‧RLRX-DIFF = Differential Return Loss，最少15dB。  

‧RLRX-CM = Common Mode Return Loss，最少6dB。  

‧Z RX-DIFF-DC = DC Differential Input Impedance，介於80ohm～120ohm之間，典型數值為100ohm。  

‧ZRXDC = DC Input Impedance，介於40ohm～60ohm之間，典型數值為50ohm。  

‧ZRX-HIGH-IMPDC = Powered Down DC Input Impedance，最少需要200Kohm。  

‧VRX-IDLE-DET-DIFFp-p = Electrical Idle Detect Threshold，介於65Mv～175mV之間。  

‧L RX-SKEW =整體時滯(Total skew)，最多為20ns。  

接收端之眼狀圖圖17，也有所規範，對於任何250個連續的UI都必須滿足該眼狀圖的規範。  

有關PHY實體層的林林總總，在此就告一段落。特別摘要一些實體層上不可或缺的重點做個扼要總結。  

1、2.5Gbps是初步傳送速度，尚有向上提升的空間，希望能夠延續至未來10年的時間領域。  

2、先專注Chip-chip、intra-board與board-board之間的資料運送。其次，才是外接的環境。  

3、以CMOS製程的技術實踐驅動器與接收器電路，在FR-4四層板上能夠量產化。  

4、13dB信號損失的電氣規範，串列差動式的傳輸方式降低EMI的麻煩。傳送端的單端電壓大於400mV。  

5、眼狀圖(Eye Diagarm)的持續沿用。  

6、信號損失是高速傳送生命中難以承受之輕，不得不小心因應。  

去增強回路的導入就是基於以上這些先天條件的緣故。