AMD宣布推出全球首款採用3D晶片堆疊技術(3D die stacking)的資料中心CPU─代號為Milan-X、採用AMD 3D V-Cache技術的AMD第3代EPYC處理器。全新處理器基於Zen 3核心架構，進一步擴大了第3代EPYC CPU產品陣容，與沒有採用堆疊技術的AMD第3代EPYC處理器相比，可以為各種目標技術運算工作負載提供高達66%的效能提升註1,2。
全新處理器擁有L3快取註3，並具備與第3代EPYC CPU相同的插槽、軟體相容性以及現代安全功能，同時為計算流體力學(CFD)、有限元素分析(FEA)、電子設計自動化(EDA)以及結構分析等技術運算工作負載提供卓越效能。這些工作負載對於必須對複雜的實體世界進行建模以創建模型的公司來說，是關鍵的設計工具，協助他們為世界上最創新的產品進行工程設計測試與驗證。
AMD全球資深副總裁暨伺服器事業群總經理Dan McNamara表示，承襲我們在資料中心的發展動能以及業界首創的歷史，採用AMD 3D V-Cache技術的AMD第3代EPYC處理器展現了我們領先的設計與封裝技術，使我們能夠帶來業界首款採用3D晶片堆疊技術且專為工作負載量身打造的伺服器處理器。我們採用AMD 3D V-Cache技術的最新處理器為關鍵任務技術運算工作負載提供突破性的效能，帶來更好的設計產品並加快上市時程。
快取大小的提升一直以來都是改進效能的重中之重，尤其是重度依賴龐大資料集的技術運算工作負載。這些工作負載受益於快取大小的提升，然而2D晶片設計對於CPU上可有效建構的快取容量有著物理上的限制。AMD 3D V-Cache技術透過將AMD “Zen 3”核心與快取模組結合來克服這些物理挑戰，不僅增加L3快取容量，還最大程度降低延遲並提高吞吐量。這項技術象徵CPU設計與封裝的一大創新，在目標技術運算工作負載中實現突破性的效能。
這些效能與功能最終能讓客戶在資料中心縮減部署的伺服器數量並降低功耗，從而降低總擁有成本(TCO)、減少碳排放並達成永續環保的目標。舉例來說，在Ansys CFX cfx-50測試每天執行4600個作業的典型資料中心場景中，與競爭對手最新基於2P 32核心處理器的伺服器相比，基於2P 32核心AMD EPYC 7573X CPU的伺服器可將所需伺服器部署數量從20台大幅縮減到10台，功耗也降低49%。這些優勢預計將在3年內使TCO減少51%。