CEVA日前宣布推出功能強大的DSP架構Gen4 CEVA-XC。該款全新架構可為5G端點和無線存取網路(RAN)、企業存取點以及其他數十億位元低延遲應用所需的最複雜的平行處理工作負載，提供良好的性能。
LinleyGroup資深分析師MikeDemler表示，推動用於平行處理的DSP創新是CEVA業界領先的承諾，Gen4CEVA-XC架構的推出正可彰顯出CEVA實踐此一承諾的決心。這款架構具有動態可重配置的多執行緒和高速設計，以及用於控制和算術處理的全面功能，為用於5G基礎架構和端點的ASIC和ASSP器件的普及發展奠定基礎。
Gen4CEVA-XC在架構中統一純量和向量處理的原理，可實現兩次的8路VLIW和前所未有的14,000位元資料級平行。它採用了在7nm製程節點下有1.8GHz運作速率的先進深層管線架構，並以獨特的物理設計架構來實現完全可綜合的設計流程，以及創新的多執行緒設計。這將可以讓處理器動態地被重新配置成為寬型的SIMD機器或畫分為較小的同時SIMD執行緒。Gen4 CEVA-XC架構還具有一個使用2048位元記憶體頻寬的新穎記憶體子系統，具有緊密關聯和緊耦合的一致記憶體，以支援高效的同時多執行緒(Simultaneous Multithreading)和記憶體存取。
首款建基於Gen4CEVA-XC架構的處理器是多核心CEVA-XC16，為較快的DSP核心，以快速部署各種形式的5GRAN架構為目標，包括開放式RAN(O-RAN)、基頻單元(BBU)聚合以及Wi-Fi和5G企業存取點。CEVA-XC16還適用於與基地台運作相關的大量訊號處理和AI工作負載。