協定分析儀 PCIe CXL CAN PCIe 6.0 是德科技 InfiniiVision示波器

協定分析儀精確擷取還原訊號 PCIe 6.0測試難題迎刃可解

2025-04-08
協定分析儀就如同X光機,讓人們得以透視PCIe的運作。本文將介紹PCIe協定測試的基礎知識,並探討協定分析儀的功能、運作方式以及其如何協助工程師克服技術挑戰。

得益於其高速性能,PCIe介面成為許多關鍵產業的基礎技術,包括AI生態系統、高效能運算、資料中心、企業網路、儲存設備等;而擁有深入剖析這項無所不在的技術的能力是至關重要的。協定分析儀就如同X光機,讓人們得以透視PCIe的運作。

本文將介紹PCIe協定測試的基礎知識,並探討協定分析儀的功能、運作方式以及其如何協助工程師克服技術挑戰。

協定分析儀

在電子測試和儀器領域,協定分析儀是一種可以擷取、解碼、分析和重新傳輸在多個系統間透過一些通訊通道流動的資料的設備,涵蓋各種協議層。理想的協定分析儀具有完全透明性,不會因自身電路或纜線而導入額外的訊號完整性誤差,不影響任何通訊系統的功能,具有極低的延遲,且幾乎不影響效能(圖1)。

圖1 是德科技P5570A PCIe 6.0協定分析儀在後、練習器在前,兩者固定於底部的測試背板上

協定分析儀分析的通訊協定

協定分析儀廣泛使用於分析以下協定:

PCIe

Compute Express Link(CXL)

・通用序列匯流排(Universal Serial Bus, USB)

・常見介面協定,如I²CI³C和先進交換互連(SPI)

・網路通訊協定,如乙太網路(Ethernet)

・特殊通訊協定,如車用控制器區域網路(Controller Area Network, CAN)

協定分析儀運作方式

工程師可以選擇專用硬體儀器、通用儀器的裝置內建軟體功能或離線分析軟體進行協定分析。每種方法都有各自的優缺點。

專用協定分析儀/練習器硬體儀器 

專用協定分析儀和練習器硬體提供最嚴謹、最深入的測試和分析。

2所示意的是德科技P5570A PCIe 6.0協定分析儀便是專用PCIe協定分析儀,其可擷取根聯合體(Root Complex, RC)與周邊裝置之間的PCIe通訊,而不會導入任何干擾或訊號完整性錯誤,且所擷取的資料可及時傳送到另一台電腦進行分析和視覺化。另一方面,根聯合體、周邊設備或兩者皆可透過專用協定練習器(如是德科技P5573A PCIe 6.0協定練習器)進行嚴謹且準確的模擬。

圖2 專用PCIe協定分析儀和練習器硬體儀器

這種專用硬體儀器的組合可實現所有情景及極端案例的全面功能和效能測試。

通用儀器的協定解碼功能

通用儀器如示波器也提供協定解碼功能。雖然通用儀器方便進行快速功能檢查,但可能不具備專用硬體所提供的深入和全面分析能力。

例如,是德科技InfiniiVision示波器可以擷取車載網路協定,其內建軟體可將擷取的位元解碼為特定協定的指令和資料,並直接顯示在儀器螢幕上。是德科技Infiniium UXR系列示波器也具有類似的協定解碼軟體,可用於PCIe和其他高速數位標準。

協定分析儀對PCIe裝置製造商至關重要 

PCI特別興趣小組(PCI-SIG)負責制定PCIe規範,同時運行一個認證PCIe裝置和系統的合規計畫。這一官方標籤向其他設備製造商和系統整合商保證,該產品已通過嚴格測試,以驗證其符合PCIe規範並與其他裝置具有互通性。

相符性測試的兩個關鍵領域是:

1.鏈路協定測試,以驗證鏈路層行為

2.傳輸協定測試,以鑒定傳輸層行為

PCIe協定分析儀和練習器對這些相符性測試而言至關重要。

有效使用協定分析儀需瞭解的關鍵PCIe概念

瞭解PCIe的運作有助於工程師和測試人員更有效地使用協定分析儀。以下概述一些關鍵概念和進展。

1.協定層/資料封包

PCIe初始化和操作步驟由三個通訊協定層組成:

・實體層:最低層,管理介面初始化程序,將上層資料序列化,並以相容的訊號速度傳輸到另一台裝置。

・資料鏈路層:中間層,透過錯誤檢測和修正進行鏈路管理和確保資料完整性。傳輸時,此層負責接收事務層資料包(Transaction Layer Packets, TLPs),添加資料完整性代碼後,將其傳送到實體層進行傳輸。在接收端,它檢查TLP的完整性,將有效資料封包轉送至事務層,並請求重新傳輸錯誤封包。此層還會創建自己的資料鏈路層封包(Data Link Layer Packets, DLLPs)以用於鏈路管理。

・事務層:最高層,透過TLPs進行讀取和寫入作業。TLP格式支援與事務相關的各種尋址形式。此層還負責輔助側帶訊號的傳輸,如電源管理請求等。

2.流量控制單元(FLIT)

在最底層(實體層),來自事務層或資料鏈路層的負載被拆分成FLITFLIT內部資料的編碼方案取決於PCIe的運行模式。

傳輸開始時,Head FLIT發出傳輸起始訊號,隨後一個或多個包含資料封包負載的FLIT被傳送(3)。最後,tail FLIT象徵著整個資料序列已傳送完畢。

圖3 在PCIe通道上傳送FLITs和信號

為達到高頻寬,PCIe 6.0採用4級脈衝振幅調變(PAM4)訊號,這也增加了資料錯誤率。因此,前向誤差修正(Forward Error Correction, FEC)必不可少,但這需要固定大小的FLITs,這就是為什麽FLITs被固定為256位元組。

3.鏈路訓練/狀態機(LTSSM)

PCIe鏈路初始化涉及實體層中的多個步驟,在此過程中,裝置會協商通道數量和資料速率等參數。鏈路會透過狀態機(Link Training and Status State Machine, LTSSM)於一系列邏輯狀態間進行轉換一些關鍵狀態包括

・檢測:裝置尋找連接的初始狀態。

・輪詢:裝置嘗試通訊和協商設定。

・配置:裝置設定其配置參數。

・培訓:裝置交換資訊以最佳化鏈路性能。

L0:可以傳送和接受資料和控制封包的正常作業狀態。

・熱重置:允許使用頻內訊號重設已設定的鏈路和裝置。

4.前向誤差修正(FEC)

FEC有助於降低PAM4可能導致的較高位元錯誤率而不影響傳輸速度PCIe 6.0會在FLITs中插入FEC和循環冗餘校驗(Cyclic Redundancy Check, CRC) 代碼而非請求重傳這些代碼使接收裝置能夠檢測是否存在負載錯誤並透過演算法自動恢復原始數據而無需重傳

PCIe協定分析儀/PCIe練習器的區別

分析儀只擷取兩個裝置之間的通訊協定層資料交換嚴格限於唯讀不會自行產生資料也不會以任何方式修改擷取的資料

相較之下練習器可模擬端點或根聯合體(Root Complex)PCIe介面它可以合成PCIe請求或回應序列因此適用於測試各種PCIe互動場景邊角案例和錯誤情景

協定分析儀和練習器通常搭配使用以進行相符性和互通性測試(4)

圖4 針對不同案例的PCIe協定分析儀和練習器設置

使用協定分析儀對PCIe裝置進行除錯

PCIe協定分析儀和練習器可用於測試多種裝置拓撲常見的測試使用案例包括

・分析根聯合體和端點之間的PCIe流量:分析儀放置於實體根聯合體和PCIe 端點裝置之間,以測試兩者的互通性。

・模擬根聯合體裝置以測試端點:練習器模擬根聯合體,並連接至協定分析儀,協定分析儀再連接至待測PCIe裝置。這種配置使設備製造商能進行PCIe相符性測試。

・模擬端點裝置以測試根聯合體(RC):練習器模擬多種端點裝置,並連接至分析儀,RC待測裝置則連接到分析儀的另一端。這可以測試RC是否能正確處理不同類型的PCIe通訊。

PCIe協定分析儀解碼/呈現擷取的通訊

為了有效除錯和排除故障,協議分析儀會在圖形使用者介面(Graphical UserInterface, GUI)顯示所有協議層的詳細資訊。以是德科技協議分析儀及其軟體為例,解碼過程如下:

低層級鏈路初始化是一個關鍵程序, 也是許多錯誤的根源。LTSSM畫面可查看狀態變化,對瞭解底層運作非常有價值(5)

圖5 鏈路訓練和狀態機(LTSSM)畫面

一旦連結建立,通道視窗可顯示在每個PCIe通道中傳送的確切符號及其二位元序列,以深入瞭解低層級資料傳輸(6)

圖6 通道資料畫面

透過檢查FLIT資料(7),工程師可掌握FLITs是否正確傳送,以及FECCRC是否正常。

圖7 FLIT資料畫面

透過事務解碼畫面可分析事務層(8)

圖8 事務解碼畫面

透過圖9所示的資料封包和流量概覽畫面,查看事務的事務層封包(TLPs)和資料鏈路層封包(DLLPs)

圖9 資料封包和流量概覽

量測PCIe效能與確保功能正確同樣重要。效能畫面可顯示關鍵時序和速度指標(10),以識別瓶頸。

圖10 效能概覽畫面

PCIe協定測試的主要挑戰

・在不遺失資料的情況下擷取高資料速率:PCIe 6.0的高資料傳輸速率(雙向達256GB/)需要能夠無損資料的高速儀器來擷取。

・保持訊號完整性而不受干擾:高資料速率容易導致反射和串擾。防止此類訊號劣化和通道損壞至關重要。然而,分析儀必須表現得像是完全不存在於測試設定中,不得無意中改善訊號劣化或修正時序錯誤。

・視覺化複雜的通訊協定事務:每一代PCIe規範都會導入更複雜的事務, 必須具備精密的解碼和分析能力才能跟上。

PCIe協定分析儀運用於資料中心技術

PCIe協定分析儀對於處理器、伺服器主機板和高效能周邊設備(如伺服器級GPUGigabit乙太網卡、InfiniBand網卡、SSDRAID記憶體)的互通性和相符性測試非常重要。

資料中心的乙太網路速度已達到800Gbps,並即將再次翻倍。PCIe 6.0和即將推出的7.0對於促進資料中心伺服器上的CPU和周邊設備之間的高速連結至關重要。

PCIe協定分析儀處理前向誤差修正(FEC)

協定分析儀和練習器(P5570AP5573A)透過以下策略,確保不影響FEC機制的功能或效能:

・非侵入式設計:裝置完全不修改或干擾FEC程序。它們的設計確保對鏈路完全透明。

・低延遲攔截:FEC延遲必須低於2奈秒才符合PCIe效能標準。協定分析儀的設計能在這些嚴格的延遲要求內運作,確保工程師能準確檢視鏈路的真實效能。

・瞭解流量控制和訊號進展:分析儀和練習器的設計可與PCIe 6.0的進展(如固定大小的FLITsPAM4訊號)協作,這些進展對FEC過程至關重要。

・錯誤修正監控:P5570A等高級協定分析儀可以監控FEC的有效性。它們可以分析FEC步驟的狀態,並檢查FEC 是否成功以及CRC是否通過或失敗。

・全面的自動化測試:有效驗證FEC效能需要廣泛的自動化測試,以在各種條件下進行壓力測試和模擬。這包括故意波動訊號條件,並使用應用程式設計介面(Application Programming Interface, API)注入錯誤,以評估FEC的穩健性。

模組化協定分析儀/練習器與傳統方法相比的優勢

與傳統分析儀相比,具有介入器外型尺寸的自給式模組化分析儀和練習器具有多項優勢:

・傳統設計中使用的電纜會降低訊號完整性,使鏈路初始化的步驟更加複雜。

・模組化設計透過精確調整的等化和放大技術來維持原始訊號品質,將其影響降至最低。

・介入器儀器允許即插即用功能,實現裝置與分析儀或練習器的直接連接。

(本文作者為是德科技產品行銷經理)

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!