高度整合元件現身　FPGA拓展無線網路疆界

當論及未來基礎設施的發展時，這些通稱為第四代行動通訊技術(4G)的系統正積極以更低的成本來提供更高的速度與容量。在這波發展中居於領先的兩項技術，其一為蜂巢式/行動通訊的第三代合作夥伴計畫長期演進計畫(3GPP LTE)，通常簡稱為LTE，另一個則是寬頻無線存取的全球微波存取互通介面標準(WiMAX)。WiMAX目前在存取市場已獲得一些早期的支持，但在不同基地台間漫遊與遞接方面則仍存在著許多問題。

大多數手機網路營運商都選擇以LTE來作為未來發展的基礎。這兩種4G標準都採用以正交載波分頻多工(OFDM)及多重輸入多重輸出(MIMO)天線網路為基礎的空中介面標準。這些先進技術讓系統以高出許多的雜訊門檻把訊號復原成原始資料，因此訊號能傳送到極遠的距離。

這些相互競爭的複雜技術，致使設備廠商必須支援多種空中介面標準及更複雜的基頻處理方法。同時，這些系統還須提供足夠的彈性，以應付預期的技術演進，並提供更高的傳輸頻寬來滿足未來的需求。此外，還須降低成本，並透過更低的耗電預算來符合環保要求。

在第二代系統中，巨型基地台通常設置於天線的底部，射頻電源則靠近基頻與前置放大器附近。在系統層面，其中一項重大進展是運用分散式基地台。在這些系統中，基頻處理與射頻電源是分開的。就架構而言，若從巨型基地台系統轉移至分散式基地台系統(圖1)，業者將能省下可觀的系統成本。在其他需求方面，巨型基地台必須設置在離天線150米(m)的範圍內，而射頻功率在線路傳輸時衰減幅度可能達50%，不論是升級與維護設備都所費不貲。

圖1 基地台網路的演進

有一種更理想的解決方案，稱為分散式「遠端無線電」網路，此種架構把基地台設在遠處，並採用一種遠端無線射頻單元(RRU)，其內含射頻功率放大器，並可直接置於天線主桅。RRU可利用光纖搭配各種標準介面連接至基地台，這些介面包括通用公共射頻介面(CPRI)或開放式基地台架構創始聯盟(OBSAI)。

FPGA可滿足基地台設計要求

在基地台設計的演進中，可編程是一項出現已久的特性。業者通常在規格通過審核之前就著手開始設計。基地台大量運用特定應用積體電路(ASIC)元件，通常並會利用現場可編程閘陣列(FPGA)作為介面與「黏著電路」來快速修正設計的錯誤，或是為專屬數位訊號處理器(DSP)元件提供輔助功能。

隨著無線標準不斷演進，基地台的複雜度也隨之提高。FPGA本身也經歷革命性的改進，而大幅提升其效能與邏輯密度。有些工程師開始運用FPGA來執行更複雜的功能，如數位降頻(DDC)與數位升頻(DUC)。

FPGA為基地台功能的設計帶來充裕的彈性，意謂FPGA如今已成為設計流程中的重要元件。如萊迪思(Lattice)ECP3系列的FPGA，包含如多重嵌入式DSP模塊、嵌入式記憶體及串列器/解串列器(SERDES)功能等特色。這些功能因為能因應無線系統持續演進的需求，使其成為設計工程師爭相採用的方案。FPGA的彈性讓工程師能快速因應改變，毋須等候下一波ASIC重新設計(Re-spin)，因而得以加速產品的上市時程。

RRU功能包含一個收發器介面卡、數位訊號處理、射頻轉換以及一個射頻前端，其中含有功率放大器、雙工器、低雜訊訊號放大器(LNA)。收發器介面卡通常設計採用寬頻技術，80～90%的元件為無線標準與運作頻帶的市場流通商品。圖2顯示其中一種典型單元的架構。

圖2 典型的收發器介面卡設計

RRU設計須考量射頻PA功耗/成本

運用FPGA來提升可調整彈性，將使軟體無線電(SDR)透過共用的基頻來支援多種無線標準，如WCDMA、WiMAX及LTE。對於MIMO天線系統而言，產品必須為每個天線提供一對傳送器與接收器。

下一代網路的運作頻率遠遠高於目前部署的網路，其通常超過2GHz。同時，它們還必須提供遠高於目前的資料傳輸率。RRU設計面臨的主要問題，是射頻功率放大器(PA)的功耗與成本。偏高的峰值功率比(PAPR)，致使PA須在相對較低的頻率下傳送較高功率的訊號。雖然傳送頻率不高，但要設計出這樣的產品必須付出更高的成本。

射頻電晶體在較高的功率下會有非線性的問題，以致於出現訊號變形失真與頻帶外發射的狀況。綜合後的效應，就是4G系統出現偏高的PAPR與非線性，造成功率放大器的實際運作功率僅達到潛在輸出功率的20～30%，整體效率僅達到10～15%。相形之下，GSM功率放大器的使用效率可達到100%，運作效率更可達到70%。

CFR/DPD降低功率放大器門檻

要解決這個問題，就是在最終功率放大器之前對訊號進行預處理，讓經過放大後的射頻訊號達到最佳的效能。這個流程可採用兩種方法，其一是峰值因素衰減(CFR)，另一種則是數位預失真(DPD)。

CFR是針對功率放大器的輸入訊號以及產生的高峰輸出訊號，適當地限制最高波形振幅。這不僅降低訊號的PAPR，還能維持必要的訊號精準度與頻譜特性。即使低功率訊號沒有進行數位預失真，或者包括WiMAX或超微型蜂巢式(Picocell)基地台時，也能採用這種技術。

再看看DPD，功率放大器的線性特徵，是在考量PA轉換特性後對輸入訊號進行失真處理所致，因而會抵銷PA特徵所導致的任何訊號扭曲。在輸出射頻功率低於1至2瓦的高功率系統中，通常會配合CFR一同使用。圖3顯示出這些技術的效果。

圖3 數位預失真與峰值因素衰減的效果

ASIC/DSP優劣參差FPGA表現全面

在RRU中運用CFR與DPD技術，可讓系統工程師採用更低成本的功率放大器。這兩種技術都需要大量的DSP處理資源來執行必要的演算法。最重要的是，它們還須要調適彈性，因為，未來它們必須支援在溫度變化與長時間運作下任何衍生的功率放大器轉換特徵。

這個問題的解決方法之一，就是運用RRU內的遠端無線電處理器。蜂巢式基地台設計一向都會運用到ASIC，但ASIC有設計週期冗長、固定成本昂貴及缺乏彈性等缺點，因此不適合支援持續演進中的市場。獨立型DSP處理器似乎是這個問題的另一種解決方案，但許多分析結果指出，在面臨多重標準的基地台方面，它們本身也具有許多限制。

反觀FPGA，含有嵌入式DSP單元、SERDES功能及軟體處理器，能把所有必要的功能收納在一個可調整的晶片中。其中一個例子就是萊迪思的ECP3。這款FPGA提供極低的功耗，而且價位是所有支援SERDES FPGA元件中最低的。這個系列的元件提供多重通訊協定3.2G SERDES、可相容於XAUI抖動規範、支援DDR1/2/3記憶體介面、各種強大DSP功能以及高密度晶片內部記憶體，而且比起其他廠商支援SERDES的FPGA而言，不論功耗或價位都可降低一半。

業者必須審慎選擇FPGA以因應系統實體與效能參數的要求，因此對於建構整體系統解決方案的RRU功能而言，矽智財(IP)至為重要。萊迪思在IP夥伴計畫中選擇與Affarii合作，Affarii是一家在蜂巢式無線電系統中累積豐富經驗的公司。萊迪思ECP3 FPGA加上Affarii的IP，形成一個彈性化平台，其能結合所有必要的IP模塊，以在FPGA的架構中打造出RRU。

RRU處理器負責多工作業，並讓傳送與接收資料的射頻載波針對訊號資料進行調變。圖4顯示萊迪思IP及Affarii IP組合的RRU處理器。

圖4 RRU處理器

CFR的可調性針對不同的應用進行最佳化。藉由模擬最大載波組態，可精準推測出各項參數。設計工具與說明文件都提供標準系統組態。使用者亦可針對自身的應用，利用IP模組和IP核心提供的模擬環境，自行建立客製組態。表1顯示當把CFR IP建置在一個LFE-70E FPGA時，資源運用的狀況。

DPD運作的可調適性，可從目標PA的特性看出。DPD核心本身支援一個診斷介面，可從即時或測試來源取得資料的分析結果。運用這個工具，可詳細分析放大器非線性方面的特徵，進而為DPD推測出最佳的組態。這個程序由於會量測即時放大器的各項參數，因此也可突顯出放大器設計需要的改良。表2顯示把DPD建置到萊迪思LFE-70EP時所需要的資源。

Affarii IP不僅包含峰值因素衰減與數位預失真功能，同時還含有數位升頻器與數位降頻器以及各種引擎功能，這些都是基地台架構的關鍵元件。

萊迪思提供的主要IP模塊包括CPRI與OBSAI，這些高速介面可運用嵌入在FPGA內的SERDES功能，且能把遠端基地台連結至RRU。乙太網路媒體存取控制(MAC)提供監視與控制系統方面的功能。設計人員也能選擇運用萊迪思Mico32軟體處理器，支援遠端無線模組(RRH)通用處理與控制方面的功能，以節省元件數量與成本。加上先進記憶體介面與泛用型輸入/輸出(GPIO)便能建構出完整的系統。

FPGA可望勝出市場

FPGA現已臻於成熟並發展成高度整合的元件，以嵌入類似ASIC功能並提供各種強化的介面特性。當DSP處理器與嵌入式記憶體加上軟體微處理器功能，意謂著在基地台設計中運用FPGA時，只要一顆可重設式晶片就能得到核心部分的功能。可編程元件提供的種種優勢，不僅讓業者加速產品上市時程，同時還提供充裕的彈性，使其能以低廉的成本因應新興與持續演進的標準。

(本文作者任職於萊迪思)