「化圓為方」正成為先進封裝的重要發展方向。隨著AI與HPC晶片持續增加晶粒數量與HBM整合需求,使晶圓級製造面臨面積利用率、設備產能與成本壓力,推動產業開始從晶圓級走向扇出型面板級封裝(FOPLP)與各式Panel化架構。如日月光、力成等封測大廠已相繼布局面板級先進封裝產線;台積電亦透過CoPoS(Chip-on-Panel-on-Substrate)平台導入大尺寸封裝。此外,工研院亦積極開發面板級金屬化、銅電鍍與低翹曲等關鍵技術,協助面板廠將既有產線延伸到大尺寸先進封裝,轉型成具高附加價值的半導體封裝產線。
然而,面板級封裝現今仍面臨諸多技術挑戰,包括大面積面板的翹曲(Warpage)控制、熱膨脹係數(CTE)不匹配、RDL線寬線距精度提升、高密度混合鍵合(Hybrid Bonding)的對位精度要求等等,每一項都攸關量產良率與成本。如何在技術複雜度與量產經濟性之間取得平衡,是台灣半導體製造、封測、IC設計、材料與設備業者共同面臨的迫切課題。本次論壇匯聚產學研各方專家,深入剖析關鍵技術難點,協助與會業者掌握最新技術動態、突破量產瓶頸、搶先卡位先進封裝的下一波商機。
| 時間 |
議題 |
| 13:00~13:30 |
報到與開場 |
| 13:30-14:10 |
從3D IC到Panel級封裝:異質整合版圖的技術演進與交會點
|
| 14:10-14:50 |
邁向1nm世代的3DIC終極互連:次微米混合鍵合與背面供電網路(BSPDN)的物理藍圖
|
| 14:50-15:10 |
中場休息與交流
|
| 15:10-15:50 |
PAM4 訊號完整性與 Retimer 設計實務
|
| 15:50-16:30 |
從晶圓到面板:面板級封裝製程的可量產之路
|
*主辦單位保留變更議程權利,議程變更恕不另行通知。
