在人工智慧、物聯網及5G推波助瀾下，打造更多聯網裝置，同時也架構更多元的應用發展。其中，如何有效又快速的處理龐大蒐集而來的資料，亟需更高速傳輸介面的協助，基於此串聯資料中心內外I/O介面的PCIe與乙太網路，亦直奔PCIe 5.0和400G網路之路發展。
2019年可說是5G商轉的元年，預期將有更多無線裝置問市。為了因應更大量的聯網和資料移轉的需求，電腦和伺服器產業正積極運用400G乙太網路等先進技術，將網路升級並提升網路速度。而若要支援400G網路所需的頻寬，電腦伺服器須具備PCIe 5.0技術，因為唯有此I/O匯流排的傳輸速度，才足以因應400G網路介面要求。
安立知(Anritsu)業務暨技術支援部副理王榆淙(圖1)表示，由於智慧手機普及，加上高解析度影音串流及虛擬實境(VR)應用帶來更大量的傳輸速率要求，使得資料中心的需求與日俱增，而此新的規格需求尤其明顯反映在乙太網路及PCIe。可看到近幾年乙太網路約每隔一年都有新的規格更新，一路從100G擴增至400G。
圖1 安立知業務暨技術支援部副理王榆淙(左)、安立知業務暨產品技術支援部門經理杜建一(右)認為，
影音串流應用與大資料量的傳輸，推動資料中心升級的需求，也促使相關介面標準朝下一代規格演進。
整體看來，2018年400G規格確立，相關交換器、模組皆已進入開發階段，預計Facebook、Google、亞馬遜(Amazon)於2019年年底前將有相關產品布建。
另一方面，PCIe 5.0標準可分為晶片組(Base)與針對主機板、外接卡式的待測物的CEM規格，前者晶片商已完成相關開發，而主機板與產品CEM部分仍處於制定階段，預計2019年下半年或2020年年初PCIe 5.0會有更進一步的標準發布，其內容將會以提供更大的吞吐率的乘載量，來回應高解析度影音串流市場的需求。
是德科技(Keysight)行銷處資深行銷專案經理郭丁豪(圖2)指出，PCIe 5.0資料傳輸速度高達32GT/s，遠比PCIe 4.0快上一倍，意味著在測試上的容忍度更小，量測過程的校正，對量測結果影響更明顯，為設計PCIe 5.0積體電路和系統的開發人員帶來嚴峻的工程挑戰。
圖2 是德科技行銷處資深行銷專案經理郭丁豪表示，PCIe 5.0在提供更高頻寬的同時，也意味著測試挑戰難度更上層樓。
滿足第五代PCIe量測 LinkEQ測試不能少
此外，於實際PCIe測試上，傳統僅有單純TX/RX測試，但新一代PCIe 4.0、PCIe 5.0標準，新增LinkEQ的測試要求，意味著測試設備需要具備協定與待測物溝通的功能，使得兩者之間得以找到最佳測試等化器(EQ)設定，進行TX與RX的測試。換言之，在PCIe結構上，待測物將能自行溝通，當傳送端與接收端自行溝通完成後，找到最佳的預測模式，進行最佳訊號的傳送。
同理來說，在測試上面，相關測試設備也需具備這樣的功能，以確保待測物之間溝通的協定是正確的，進而測試後面電氣相關特性。所以目前PCIe測試會有兩種項目結合在一起，先讓協定自行溝通，之後確認預測式的需求正確性，進而運作接受器或發射器的測試。
安立知業務暨產品技術支援部門經理杜建一(圖1)表示，目前新測試設備會針對PCIe和乙太網相關支援，測試狀況將與以往不同，PICe速率變快，在傳輸與接收端都會有相對應EQ設定。PCIe 3.0初期屬於被動預設，直到PCIe 3.0後期、PCIe 4.0階段，即開始導入LinkEQ功能，讓測試設備與待測物溝通，實現最佳EQ化設定。
LinkEQ已是PCIe 3.0後期的必測項目，內容包含發射端、接收端，以及回應時間，與過去在PCIe 3.0以前，通常都是將發射和接收端分開來測的架構不同。整體看來，這會是第一個規格突破，後續匯流排設計將會有相對應的更新。
杜建一表示，從測試商角度來看，從PCIe 4.0到PCIe 5.0市場會面臨幾個測試問題。首先，當資料量往上提升時，PCB板材與待測物損耗設計將與過往截然不同；再者，當單一通道頻率提高、通道數量變多，加上串音(Crosstalk)干擾問題同時發生，將墊高訊號完整性評估難度，也基於此，串音(Crosstalk)問題會在PCIe 5.0時更加被提出來討論。
為提供未來5G、物聯網或大數據應用服務，資料中心業者必須將網路速度從100G提高到400G。更快的網路速度需要更快的記憶體和更快的串列匯流排通訊。在收發器升級到400G的同時，資料中心業者也必須轉換到下一代的高速運算介面。雙倍資料速率(DDR)記憶體將從DDR 4.0轉移到DDR 5.0，而PCIe擴展匯流排則將從PCIe 4.0轉移到PCIe 5.0，PCIe 5.0的傳輸速率為每秒32GT(GT/s)。為了維持服務品質，進而滿足與日俱增的資料和儲存需求，並且降低成本，測試把關產品至關重要。
32GT/s測試最佳化 示波器頻率範圍升級應戰
郭丁豪表示，完善的PCIe 5.0設計可透過一系列測試解決方案，讓設計最佳化，這包含了設計、模擬、發射器測試與接收器測試，PCIe之間相連的通道測試與協定測試。其中為了精準模擬與測試電路訊號完整度，足夠高速的量測工具，方能精準量測，或改善設計。以該公司而言，主要是提供多通道高頻取樣示波器TDR功能，而為因應未來更高速需求，另一個方案是透過最高到120GHz網路分析儀搭配內建TDR解決方案，這樣的方案可量測更高頻並且更能抗靜電。
郭丁豪談到，TDR主要是實體層之間相連的通道特性量測，目前有發射步階訊號的時域量測，與利用網路分析儀的頻域與時域轉換方式。簡單來說，當整個傳輸路徑和線路終端的阻抗，與訊號源的輸出阻抗相等，就可順利傳送訊號。但是，如果訊號遇到阻抗變化，則會反射一部分入射訊號，而TDR就是利用反射狀況來驗證元件、互連和傳輸線路中，訊號路徑的阻抗和品質。藉此得知電路設計、訊號完整度是否符合設計時的想像。
早期TDR大多採用時域的方式，但該方式會受到一些限制，例如為了產生更高速的步階訊號，而抗靜電的能力相對較低、量測速度較慢，故後期Keysight提供網路分析儀可內建TDR功能做選擇，透過運算使測量結果與時域方式相同，量測頻率可更高。時域方案也非無優點，是德科技取樣示波器的TDR目前頻率可高達50GHz，好處是可支援的通道數最多可達16通道。
除了實體層互連設計之外，在傳輸與接收端可透過即時(Real Time)示波器與誤碼測試儀進行測試。數位傳輸速率的提升，發射器與接收器設計與量測也面臨更大的挑戰，例如發射訊號更複雜，容許的抖動與雜訊更少，接收器靈敏度需更高等問題，使得準確的示波器和接收器測試解決方案變得不可或缺。郭丁豪指出，即時示波器就是要量測波形是否如預期，所以更高的取樣率與頻寬，較低的雜訊與ENOB，才能真正量測未來高速介面的真實訊號樣貌。
也基於此，Keysight Infiniium UXR系列示波器提供最佳頻寬和雜訊底線效能，不僅可大幅提高邊限，4個全頻寬通道，同時還可將頻率範圍延伸最高至110GHz，並256G Sa/s取樣率，藉此克服PCle 5.0及下世代新高速數位規格所帶來的挑戰。
標準制定時程縮短 高速介面需求日增
無論是任何一代PCIe規格標準制定，皆須經過一系列資料彙整、相容性測試等過程，才會正式宣布定案最新規格。以PCIe 4.0來看，在標準與相容性測試階段都已大致完成，預期2019年英特爾(Intel)和AMD的PCIe 4.0晶片組方案將陸續面世，將進一步帶動PCIe 4.0產品爆炸成長，而主機板和伺服器類產品將首波登場。
杜建一表示，相較於過去PCIe 3.0升級到PCIe 4.0歷經了十年之久，而再由PCIe 4.0跨越至PCIe 5.0中間僅隔短短一年多，就其原因在於客戶端的需求，反映出資料中心和5G市場的成長，推升規格汰舊換新的需求。而若要提升更高的資料中心容量，內部I/O必然需要提升規格支援相對應的速率，強化整體系統運作效率。