Parallel Architecture Core(PAC)計畫是「工研院晶片系統技術發展中心」(簡稱工研院晶片中心)自2004年起所執行的重點計畫之一。PAC主要是多媒體處理器的核心技術，可廣泛應用於Portable Media Player(PMP)、Smart Phone以及PDA等行動多媒體裝置...
Parallel Architecture Core(PAC)計畫是「工研院晶片系統技術發展中心」(簡稱工研院晶片中心)自2004年起所執行的重點計畫之一。PAC主要是多媒體處理器的核心技術，可廣泛應用於Portable Media Player(PMP)、Smart Phone以及PDA等行動多媒體裝置。PAC核心技術的誕生，可望協助國內IC設計業者打進龐大的手機核心晶片市場。
台灣在IT和CPE設備具有高度的研發能力，相形之下關鍵零組件的相關技術上仍顯不足。其中，MPU(Micro Processor Unit)及DSP(Digital Signal Processor，數位信號處理器)是關鍵零組件－處理器的核心技術。目前國內並無自主研發高性能、低功耗MPU、DSP和媒體處理器的核心技術能力，且在相關應用產業，關鍵零組件的自製率和自給率都偏低，也因此台灣IC設計業者每年需支付龐大權利金給國外大廠。
為使台灣MPU和DSP不再長久受制於國外廠商，同時也能促進我國IC關鍵零組件的發展，在「晶片系統國家型計畫」中規劃相關技術開發實刻不容緩。也因此PAC媒體處理器計畫構想逐漸成型。PAC計畫在2004年正式啟動，計畫執行為期三年(2004～2006)。工研院晶片中心即是這項計畫的執行單位，並結合多個產業、學術及研究機構的技術能量投入，共同為國家型重點計畫而努力。
而PAC技術的內容，即是著重於開發具備低耗能、高效率的處理器核心及多媒體應用的開發平台。針對這項技術，未來將有三大市場發展方向，包括：(1)PAC DSP核心是一款Embedded DSP，未來技轉型態可分為Soft IP(RTL Code)及Hard IP(GDS II)兩種。(2)PAC將產出雙核心(MPU+DSP)設計平台，並可接受業界委託設計代工。(3)此計畫將產出數顆媒體處理器(IC)，可提供行動多媒體如PMP、Smart Phone、PDA等裝置作為核心晶片。
PAC DSP的Roadmap是在今年推出針對PMP使用的2.0版DSP，明年則推出3.0版，鎖定智慧型手機市場(圖1)。PAC整體架構如圖2所示，主要由PAC DSP核心以及PAC平台兩大核心技術所構成。此計畫將產出評估板、參考板、產品平台、發展工具、應用軟體等。PAC架構採用一種雙核心(MPU+DSP)架構，將即時與非即時軟體程式碼分開，然後分配給DSP與MPU處理，讓DSP與MPU各司其職，使得工作效能和省電能力達到最佳化。PAC主要規格如表1所示。
PAC DSP是一個32位元、低耗能、高效率的DSP(圖3)。PAC DSP是新一代的高效能數位訊號處理器。以VLIW和SIMD Instruction Set支援高平行度的運算需求。VLIW處理器與Super Scale處理器相比，降低了Multi-Issue架構在功率消耗上的傷害。而對於Low Code Density的問題，PAC DSP以Variable Length Instruction/ Packet Length來加以處理。當VLIW處理器支援了Variable Length Instruction/ Packet的功能之後，隨之而來的就是複雜的Dispatch問題。PAC DSP的Hierarchical Encoding/Decoding Technical成功降低這個問題對效能造成的傷害。
在擁有高運算能力的處理器內，一個快速且低功率的Register File是不可或缺的。PAC DSP將Register File做適當的切割與分類，以較小的面積與埠數，降低資料存取的功率消耗。除此之外也運用了特殊的定址方式降低Register File之間的資料搬運，更進一步降低了處理器內部因資料搬運造成的功率消耗。
可攜式裝置是PAC DSP主要應用領域。為了符合這個領域不同應用間效能需求及運算特性的不同。PAC DSP以Scalable VLIW Data Path、Customized Instruction Set及Customized FU Interface這幾項技術，讓系統設計者在設計系統的過程中能隨著應用的需求調整PAC DSP的運算效能。此外，多功能可攜式裝置會同時承載不同的應用。使用者在切換不同應用的過程中，系統也可針對不同應用的特性動態加以調整PAC DSP的效能，並搭配上PAC DSP的電源管理機制，讓整個系統隨時處於最佳化的狀態下。
PAC平台是一個完整的行動多媒體處理器發展平台，包括實體的晶片(媒體處理器SoC)、發展系統(Compiler/Debugger、評估板、參考板、SoC產品平台等)，是一個完整的行動多媒體處理器解決方案。可應用於多項產品，主要應用領域是行動多媒體產品之應用處理器，如PMP、手機、Smart Phone、PDA等。
PAC平台使用ESL(Electronic System Level)設計方法(圖4)。ESL是從應用面的角度設計一個平台，供軟硬體設計可以同時進行驗證(Co-verification)。在軟體設計方面，本平台提供Compilers、Debuggers良好的驗證環境，如詳細的Step-by-step除錯工具、完整的記憶體、register內容分析等；在硬體RTL設計方面，有別於傳統的驗證方式只能提供特定的測試資料進行驗證，本平台可以提供實際的資料如H.264 Stream Data進行驗證，真正達到新一代Co-verification的精神。
另外PAC平台使用DVFS(Dynamic Voltage and Frequency Scaling)技術以解決Power Gap問題，Power Gap是IC設計能力與品質的最大挑戰，其中低功耗設計技術是解決此問題的關鍵課題。低功耗設計有許多方式，而操作電壓下降和多重操作電壓被視為重要且有效的利器，DVFS採用多重操作電壓(multiple VDD、mVDD、或稱Voltage Scaling)和其搭配的功率認知管理(Power-Aware Management)技術，顯得格外重要，省電功效可達50～70%，也是全球IC設計團隊正在努力加速建立的技術。
DVFS技術使省電功效達50%以上，可大幅提升產品之競爭力。將DVFS技術推廣至國內IC廠商，使廣泛應用於可攜式電子產品SoC，將大幅提升國內IC廠商產品在國際市場的競爭力。(預估至2010年可使國內廠商在可攜式裝置SoC全球市場占有率提升5～10%)。PAC SoC Platform的架構如圖5所示。
PAC SoC平台的架構與功能包括了平台的記憶配置、記憶體次系統、匯流排架構、MPU/DSP次系統及I/O次系統。圖6是整體PAC系統的虛擬與實體記憶配置的對應關係。在PAC SoC平台中MPU是主控者。MPU(ARM922或S+Core)具有MMU，PAC DSP則無MMU。MPU的虛擬位址經MMU轉換位址後有32bit的實體位址，最高可定址至4G的實體位置。記憶配置圖的中間欄顯示PAC SoC平台的實體位置。因為PAC DSP無MMU (Virtual Address=Physical Address)，且為了使MPU能存取DSP所位址空間，所以記憶配置安排如圖6。
在記憶體次系統方面，PAC SoC平台記憶體階層由以下構成：
‧MPU的Cache提供MPU第一層的記憶體存取。
‧DSP內部記憶體提供DSP第一層的記憶體存取
‧On-Chip SRAM以作為程式碼與資料暫時儲存用。
‧Off-chip記憶體包括Flash與Mobile SDRAM(最高至256MB)。
‧記憶卡主要作為大量資料的儲存，經由標準周邊介面連接至系統。例如MMC、SD卡介面等。
On-chip記憶體與Off-chip記憶體可由三個AHB匯流排存取，記憶體控制器接受MPU、DSP與DMA控制器的指揮，管理所有的記憶體存取。記憶體控制器提供數種的記憶體介面，包括SDRAM、Flash與SRAM。
而在匯流排架構，為了獲得更好的執行效率，為了盡量避免Bus Collision，PAC平台之中System Bus Network設計成多層次的匯流排架構。其中包括三個層次：MPU層、DSP層與System DMA層。在同一個次系統的裝置可共享它們的匯流排，避免阻礙與其他次系統的溝通，同時與自己匯流排層次相關的不同的次系統可同時執行工作。在這個平台中所有的匯流排均遵循AMBA 2.0的規範。
MPU是MPU-AHB上唯一的Master，且是平台中唯一的中央控制器；DSP與系統DMA控制器是DSP-AHB上的2個Master，可以存取DSP-AHB之Slave裝置；而系統DMA控制器是DMA-AHB上唯一的Master，可以存取DSP-AHB的Slave裝置。此外，當MPU存取MPU-AHB匯流排時，也可存取第二層、第三層匯流排。MPU可以存取DSP的周邊，但DSP只能存取DSP的周邊。系統記憶體可被以Slave裝置經由流量控制器與記憶體I/F裝置存取。
在MPU/DSP次系統方面，在PAC核心中有一顆32位元的RISC微處理器，它位於MPU-AHB之上。MPU具有Instruction Cache/DataCache以增進效能。MPU在MPU-AHB之上經由3個AHB/APB Bridge存取MPU周邊、DMA周邊及DSP周邊(註：DSP周邊由MPU負責啟動, 但由DMA控制器負責搬資料)。DSP執行程式時具有64KB Instruction Memory與256KB資料記憶體作為資料緩衝區以增加效能，Instruction Memory以Cache方式直接存取，資料記憶體則是Local Memory，並用指令存取。DSP擁有本身專屬的DMA，可從系統記憶體或DSP周邊中移入或移出資料。PAC DSP具可擴充性，可擴充為一個MPU搭配多個DSP，或是由兩個叢集擴充為四個或更多個叢集。
在I/O次系統方面，顯示在PAC SoC平台中I/O次系統有MPU周邊、DMA周邊及DSP周邊三個部分。MPU周邊是由MPU經MPU-AHB以Interrupt-Driven方式存取；而DMA周邊由DMA控制器經DMA-AHB以DMA方式存取, DSP周邊則可由DSP經DSP-AHB以DMA方式或由MPU在MPU-AHB以Interrupt-Driven方式存取(圖5)。而PAC軟體將提供業界用在行動多媒體處理器發展上所需的完整軟體開發環境、嵌入式系統軟體及應用軟體，含編譯程式、工具鏈(Tool Chain)、Linux核心、裝置驅動程式、中介軟體與應用程式等技術建立。PAC軟體將分階段產出各應用範例參考設計，初期以PMP為例，而後期將以Smart Phone為例。
表2是工研院晶片中心PAC DSP核心與國際知名公司的產品作比較、如TI C5000及C6000系列、Motorola SC140、ADI Blackfin、Infineon Tricore2等。簡而言之，PAC DSP的性能表現介於TI C5000與 C6000系列之間，相較於Motorola SC140、ADI Blackfin、Infineon Tricore2等則在伯仲之間。表3則是STC PAC媒體處理器與國際知名公司產品作比較，如TI OMAP 16xx/24xx系列、Freescale MXC275-30、i.MX21、Intel PXA27X/PXA800F等。整體而言，無論就PAC DSP核心或媒體處理器表現，都顯示STC PAC已可躋身並列於國際級產品之中。
PAC的DSP是嵌入式DSP。DSP核心未來將採IP授權的模式，型態可分為Soft IP(RTL Code)、Hard IP(GDS II)兩種，授權的方式可依據客戶需求採個案方式處理。在DSP Hard Core(GDS II)方面，PAC DSP提供Hard Core(GDS II File)，客戶可以使用此Hard Core (GDS II File)直接送至晶圓代工廠下線生產，節省客戶產品開發時程。而在DSP Soft Core(RTL Code)方面，PAC DSP也提供Soft Core(RTL Code)，客戶可以選擇最合適的模組大小、功耗和性能。此外，客戶還可以自由選擇代工、製程(如130nm、90nm、65nm)和附加IP(如元件庫模擬IP)。本設計附帶有完整的EDA診斷功能和全自動的設計流程，可以從頭開始查看其內部運行結果，這將大幅縮短客戶產品開發時程。
PAC計畫將產出數顆雙核心(MPU+DSP)媒體處理器(IC)，其主要應用在於低功耗且需處理較高效率運算的行動多媒體裝置，例如個人隨身攜帶具備多功能的PDA與Smart Phone；或是需處理大量數位音訊、視訊的PMP、數位相機、DVR等；或是需處理大量且即時的語音訊號如VoIP手機、匝道器等各類對數位訊號處理需求極高的裝置之核心晶片。以下將利用PMP及Smart Phone等兩項終端產品架構簡述PAC媒體處理器應用。
首先針對PMP市場，有鑑於多媒體影音市場的快速興起，PAC Media媒體處理器初期鎖定此一市場作為應用重點。圖7是PAC雙核心媒體處理器應用於PMP的參考設計，其中以PAC媒體處理器為核心，整合外掛LCD驅動程式、AC97 CODEC、USB OTG，IDEb介面、GPIO、IrDA等面的參考設計，並具電源管理功能。以PAC為核心的PMP具備MP3/AAC編解碼(音訊)、MPEG4 D1解析度編解碼、H.264D1解碼QCIF編碼、訊號等化/增益控制、以及各類先進周邊控制，包含螢幕、音訊/視訊輸出入、外接記憶裝置等功能，符合新一代PMP的硬體規格需求。
而Smart Phone/PDA市場是是PAC的應用市場中規模最大者，估計2005～2008年間Smart Phone/PDA內多媒體處理晶片的市場值超過300億美元，眾多國外大廠如TI、Motorola、ADI、Infineon、ATI、nVIDIA等廠商都覬覦這塊市場，PAC媒體處理器將以國內Smart Phone/PDA製造廠商為起始目標，全力進攻這個市場，打破國外大廠壟斷的現況。
另一方面，未來手機的概念正朝向「多媒體行動終端」發展，其中最重要的一項功能便是接收數位電視，目前日韓業者已經推出接收類比電視訊號的手機及相關服務，日本更在2005年推出數位電視手機，包括主要電視台、手機製造商、行動通訊業者都已相繼投入，日本市場的發展具有指標意義，值得觀察。
圖8是PAC雙核心基頻/應用處理器應用於Smart Phone的參考電路方塊圖，其中以PAC應用處理器為核心(含基頻處理程式碼，或外接基頻處理器)，除一般RF Transceiver、顯示器驅動程式、音訊CODEC、鍵盤等標準手機周邊外，另具備藍芽介面、IrDA介面等功能介面，以提供多樣化的連接。PAC媒體處理器另具備相機控制器、DVB-H等多媒體介面，提供照相、動態攝影、數位電視播放等多媒體應用；同時具備連接外接記憶體(NAND Flash、NOR Flash)介面，並具有電源管理功能。藉由上述功能，PAC媒體處理器擁有成為新一代Smart Phone應用處理器核心的實力。