亞德諾(ADI)和賽靈思(Xilinx)將攜手突破軟體定義無線電設計難關。ADI和賽靈思近期擴大技術合作，雙方各自貢獻在寬頻率範圍射頻(RF)收發器，以及先進製程現場可編程閘陣列(FPGA)的設計知識，實現一套結合類比訊號與數位運算的軟體定義無線電(SDR)系統級參考設計，可望大幅縮減SDR產品設計時間和成本，促進該技術擴大商用版圖。
 |
| ADI與賽靈思攜手發表新一代SDR參考設計 |
亞德諾應用工程部經理詹淞瑋表示，SDR設計概念雖然已問世多年，但囿於系統設計複雜度和成本偏高，且工程師缺乏可整合類比射頻訊號鏈與高速數位運算方案的參考設計與開發工具，導致此一技術發展牛步。然而，隨著通訊產業邁入4G長程演進計畫(LTE)時代，加上物聯網(IoT)發展需求驅動，SDR的重要性已日益突顯，激勵晶片商不惜加碼投資研發，可望加速SDR商用腳步。
其中，ADI與賽靈思即聯手開發一套整合射頻、FPGA夾層卡(FMC)和軟體開發套件的參考設計，可望解決SDR最棘手的難題。詹淞瑋指出，以往SDR系統從開案到印刷電路板(PCB)布局，至少須時三個月以上，若再加上後續的軟體研發和軟硬整合測試驗證流程，勢將嚴重影響系統設計成本和時程；對此，ADI與賽靈思共同推出的SDR參考設計將有助系統廠同步進行軟硬體開發，大幅縮短軟硬整合和系統除錯的時間至數周內，達到快速上市目的。
亞德諾資深應用工程師簡百鍾補充，SDR優點在於可為多種無線電方案提供統一的可編程設計平台，增加系統可配置性和靈活度，並支援軟體現場升級，對於LTE多頻多模和物聯網的多重通訊協定(Multi-protocol)架構而言，意義格外重大；不過，也因為SDR須支援數十MHz到數GHz頻率範圍，以及高速數位運算，所以也大幅墊高設計難度。
賽靈思亞太區Zynq業務發展經理羅霖則指出，賽靈思利用28奈米先進製程打造出新一代系統單晶片(SoC)FPGA，並導入浮點運算(Floating-point)功能，可支援複雜通訊協定和大量資料處理，搭配ADI高整合射頻收發器，即能快速實現SDR架構，協助系統廠搶攻4G、物聯網應用商機。
簡百鍾強調，因應SDR設計需求，ADI已陸續推出多款高整合射頻收發器，內建包括類比濾波器、混頻器、類比數位轉換器(ADC)/DAC、鎖相迴路(PLL)和被動元件，可支援70M?6GHz的超寬頻率範圍，從而最小化多頻多模SDR系統的體積、成本和功耗。