有鑑於晶片市場競爭日趨激烈，晶片設計時程須縮短，尺寸須縮小，以因應瞬息萬變之產品應用，專注於高效能晶片積體電路研發自動化設計(EDA)產品供應商捷碼(Magma)於日前推出新的Talus平台，使晶片實作只需兩日即可完成，並提高晶片設計利潤。
Talus平台具晶片設計自動化功能，提供「特徵分析到矽片」可製造性設計(Design for Manufacturing, DFM)完整流程，可縮小晶片面積、將生產時間縮短數周及提高產能，因此可降低生產成本。此外，由國際商業策略(International Business Strategies)統計資料顯示，因尺寸最小，65奈米晶片產品所需成本也最高，捷碼客製化設計業務總經理暨副總裁Suk Lee表示，典型65奈米設計價格為2,000～3,000萬美元，且晶片規格愈小愈增加設計與架構複雜度，因此需要更強大設計團隊，而Talus平台正可解決上述困境與65奈米及以下晶片獲利壓力。
晶片發展歷史可分為3階段，1980～1990年為第一階段，使用Dracula商業標準，1990～2000年為第二階段，使用Calibre層接式能力提升效能與產能，2000年至今為第三階段，使用90/65奈米製程，然現有工具已過時，因其針對1980年代的設計規格檢查(DRC)設計，且規模彈性低，亦不適合DFM製程，加上65奈米設計規則複雜，因此傳統技術並不符合65奈米設計需求，而捷碼Quartz DRC具備任何設計最多只要兩小時即可完成、投片(Tape Out)時程縮短1星期以上及提升可製造性等特性，Lee強調，Quartz DRC因具有上述特性，因此大多數設計只需2GB空間，可有效控制記憶體占用問題，在投片時程上，Quartz DRC新功能中之增量式設計規格檢查(Incremental DRC)與P/G除錯，分別可將設計周期縮短至數分鐘，並精確找出設計錯誤位置。
針對捷碼涉入多起訴訟中，因訴訟費用太高將導致破產傳聞，Lee認為，這一切皆為空穴來風，捷碼於2006會計年度營業額較2005年成長12%，加上捷碼研發0.13微米及其以下製程與設計團隊雖以90奈米設計為主，但已完成65奈米晶片設計，未來將邁向45奈米技術等更先進製程，皆有助奠定晶片市場基礎，加上捷碼以Novel技術進入布局繞線(Place&Route)市場，擴充產品與市場占有率，目前已為全球第四大晶片製造供應商，破產之說實為訛傳。