供應鏈業者動起來　3D IC發展如火如荼

即使系統單晶片(SoC)先進製程仍持續不斷的發展，但摩爾定律遭遇瓶頸也是不爭的事實，因此三維晶片(3D IC)應運而生。

受惠行動裝置成為後個人電腦(PC)時代的主流運算平台並不斷朝輕薄化發展，3D IC再度受到市場重視，半導體產業鏈各階段的廠商無不磨刀霍霍，準備搶攻此一商機大餅。其中，在SoC先進製程持續扮演領先角色的台積電，亦將3D IC視為填補先進製程世代青黃不接的重要策略。

先進製程慢熱　台積電轉攻3D IC

20和14奈米先進製程的極紫外光微影(EUV)製程與多重電子束(MEB)無光罩微影技術尚未完備，且生產成本仍大幅超出市場預期，量產時程延緩將在所難免。因此，在先進製程技術面臨關卡之際，台積電已積極鎖定3D IC商機，並展開關鍵的矽穿孔(TSV)技術布局，以進一步擴大晶圓代工範疇與獲利來源。

台積電研發副總經理林本堅表示，台積電戮力推升製程技術來維持摩爾定律的步調，目前28奈米採用的光微影製程已可在每個關鍵層上進行多重曝光(Multiple Patterning)，進而降低成本及提高設計彈性。然而，就台積電原先規畫每2年即走入下一代製程的腳步而言，28奈米要在2011年邁開量產步伐已有所延宕，主因在於全球半導體產業在下半年陷入一團景氣迷霧，廠商投片意願趨向保守，故預計28奈米在今年第四季僅可小幅試產，待明年初高通(Qualcomm)、Altera、賽靈思(Xilinx)及輝達(NVIDIA)訂單陸續到位後才能進入量產。

圖1　台積電先進模組技術發展資深處長余振華表示，未來3D IC的設計挑戰包括矽穿孔製程、薄晶圓處理與提升已知良裸晶的比率，要進入量產仍有一段長遠的路要走。

林本堅也透露，針對20和14奈米先進製程應用的EUV及MEB工具估計在2012～2013年方能完備，目前20奈米晶圓試產仍須透過多重曝光技術，致使成本劇增且效率減半，在2013年步入量產的進度明顯落後。再加上14奈米晶圓將以EUV或MEB技術產出仍未做出最終決定，而試產結果每小時曝光量更低於一百片的期望值約十倍，成本遠高於市場可接受的程度，故原訂於2015年啟動量產的計畫亦難以達成。

在先進製程導入速度不如預期之下，台積電已瞄準3D IC蓄勢待發的商機積極搶攻，期藉晶圓廠的整合能力將觸角伸及封裝領域，並在先進製程尚未到位之際，利用3D立體堆疊設計來延續摩爾定律。台積電先進模組技術發展資深處長余振華(圖1)指出，行動裝置輕薄短小的設計風潮，已帶動晶片架構的典範轉移，逐步朝System Scaling的立體堆疊形式發展，以提高效能並縮減占位空間；而台積電正積極發展3D IC架構的關鍵技術--TSV，並結合現有的晶圓級封裝(WLP)與封裝層疊(PoP)打造完整的3D IC流程解決方案，進一步瞄準未來行動裝置及雲端設備對3D IC的殷切需求，搶先卡位市場商機。

圖2　日月光集團總經理暨研發長唐和明表示，3D IC猶如晶片大樓，如何在既有地基上搭建與接合仍有許多難題，故IC設計、晶圓代工及封測廠之間須通力合作。

由於台積電積極拓展業務範疇，亦已引起封裝廠對其踩進地盤的疑慮，一場3D IC的競賽醞釀開打。日月光集團總經理暨研發長唐和明(圖2)強調，3D IC雖被視為未來晶片發展趨勢，但目前整個供應鏈尚未明朗，預期要到2013年才可望導入量產，因此現在討論封裝形式言猶過早。況且3D IC的全新架構帶來極大改變，並非僅著眼於前端或後端製程執行矽穿孔，關鍵在於晶圓代工廠、整合元件製造商(IDM)及封裝廠如何創造新的垂直合作關係，簡而言之，人人皆可望分一杯羹。

高通處理器進入3D IC架構

有鑑於行動裝置對於處理器的效能要求不斷提升，行動裝置應用處理器(Application Processor)龍頭廠商高通也不斷思索如何提高處理器效能。該公司資深產品研發工程師Amer Cassier表示，提升處理器效能的直接方式為增加處理器記憶體深度，因此高通現階段正進行處理器整合動態隨機存取記憶體(DRAM)的研發工作，要順利整合兩種不同的晶圓，系統封裝(SiP)技術即可達成。

系統級封裝技術涵蓋以封裝技術為主的PoP、PiP(Package in Package)，以及裸晶堆疊，裸晶堆疊則又分為是否採用矽穿孔技術的3D IC或是2.5D架構。Cassier指出，目前高通採用的方式除了PoP之外，還包括未採用矽穿孔的2.5D架構，不過，由於3D IC的矽穿孔技術具有許多優勢，因此未來高通也將矽穿孔3D IC視為重要研發計畫。

Cassier並談到矽穿孔技術的優勢，其一為可實現更小的晶片尺寸，對於落實行動裝置輕薄的外型有更大的助益，其二為更佳的能源使用效率，亦即可更省電，最重要的是可無限異質整合。

值得注意的是，為迎合3D IC技術的發展，業界也提出Wide I/O TSV記憶體標準，Cassier強調，該記憶體標準對於行動裝置內建記憶體的發展趨勢而言，可更加提升處理器的行動運算效能與體驗，進一步讓行動裝置可達到低功耗、可整天開啟的電池續航力等特色。

雖然3D IC的優勢眾多，不過卻也帶來許多新的設計挑戰。Cassier認為，測試與良裸晶(Known Good Die, KGD)測試成本將是主要的挑戰。他解釋，3D IC須要將晶圓磨薄，無論是在磨薄前或磨薄後皆會遭遇如何測試晶圓品質的問題，另一方面，堆疊異質晶片時，也將衍生KGD成本問題。舉例而言，記憶體加上SoC裸晶的堆疊架構中，記憶體得透過KGD得知良率；但SoC裸晶的部分毋須KDG，即可得到較佳良率，如何解決此測試差異性所衍生的成本難題，將是3D IC技術發展相關廠商須考量的問題。

加速量產　3D IC接合標準年底通關

半導體業者嗅到3D IC導入行動裝置的商機，紛紛投入技術研發；然而，要加速量產時程，制定邏輯與記憶體IC接合標準已成首要關鍵。因此，全球十八家晶片商正透過聯合電子裝置工程協會(JEDEC)組織委員會研擬標準，其中，日月光也投身該組織卡位3D IC封裝商機，在眾家大廠戮力推動下，該標準預計於年底定案，將協助3D IC邁開量產腳步。

唐和明表示，將處理器、邏輯與記憶體等異質晶片以立體堆疊形式結合的3D IC，具有整合度高的優勢，可大幅推升運算效能，並降低耗電量及印刷電路板(PCB)占位空間，因而成為產業競相布局的新市場。然而，其設計複雜度卻遠高於傳統晶片，無論是技術及成本的挑戰皆多如繁星；其中，最大的問題在於如何接合不同類型的晶片，以及晶圓磨薄後如何精確穿孔和對位，方能打造出有效運作的立體堆疊晶片。

著眼於異質晶片接合標準對推動3D IC的重要性，唐和明透露，目前包括英特爾(Intel)、高通、博通(Broadcom)、三星(Samsung)及爾必達(Elpida)等全球十八家晶片大廠，以及掌握晶片最後一道封裝關卡的日月光已組成JEDEC JC-11.2標準委員會，快馬加鞭的推動邏輯與記憶體晶片接合的介面標準--Wide I/O Memory Bus，並可望於今年底塵埃落定。如此一來，除能透過標準的依循與協助，加快廠商開發時程，促使3D IC儘早展開量產之外，並可進一步以量制價，一併解決目前3D IC生產成本居高不下的問題。

另一方面，近期半導體供應鏈加碼投資3D IC開發的現象日益顯著，包括台積電、京元電子等晶圓及封測廠均加入競逐行列，且研發費用較2010年明顯增加，對催生3D IC產品亦有推波助瀾之效。唐和明指出，樂觀來看，3D IC可望於2013年開始大量生產，應可視為3D IC的量產元年；不僅如此，若Wide I/O Memory Bus標準在年底順利過關，量產時間更可望提早至2012年底。屆時，可預見行動裝置將掀起一波兼顧高效能與超輕薄外型的產品革命。

雖然3D IC現仍處於試產階段，且並未導入實體產品設計，不過，其以TSV技術將各種晶片疊合在一起，達成高效能而低耗電的整體表現，已讓新一代的行動裝置紛紛聚焦此種晶片做為設計腹案。唐和明分析，「輕薄短小」已成行動裝置的設計圭臬，讓工程師對晶片占位空間與低功耗要求錙銖必較，促使以立體堆疊形式的3D IC漸成未來晶片主流。特別是今年各大市場研究機構頻頻上修平板電腦及智慧型手機的預估出貨量，在此一市場需求推助下，產品設計將持續朝向輕薄化邁進，而要達到此一要求，3D IC將是不可或缺的要素。

除可滿足行動裝置的設計需求外，高效能、低耗電，占位空間更小的3D IC亦可加速更新穎、劃時代的電子產品問世。唐和明強調，未來5～10年，雲端運算及物聯網的時代將全面來臨，屆時，隨時、隨地，甚至隨「物」均須具備聯網能力。如此一來，無論是車用、醫療與生活電子皆須是聯網、輕便可攜且長時間待機等三種特性兼具的產品，若採用傳統形式的晶片勢難達成此一目標，也因此，3D IC將是引領電子產品邁向未來的關鍵。

2.5D先發　3D IC後至

3D IC主要的關鍵包括矽穿孔、以銅或其他材料填滿晶片上的鑽孔，以及電鍍前置作業等環節，但技術門檻相當高，導致目前廠商皆率先進入2.5D架構。住程(SPTS)科技行銷副總裁David Butler指出，由於目前3D IC主要核心技術的難度很高，加上高成本仍不被市場接受，因此即使3D IC可持續將晶片微型化，以符合行動裝置需求，促使廠商加快進行3D IC技術研發，但目前技術已臻成熟的2.5D架構，也可達到3D IC的初步效果，因此2.5D將為是3D IC產品量產前，業者關注的焦點。

由於2.5D亦採用TSV技術，只是鑽孔僅限於單層晶圓上，因此技術較簡單，據了解，目前已有應用處理器廠商正進行2.5D產品的研發。未來以2.5D研發為基礎，業者將更易進入3D IC的開發。預期2013～2014年將是3D IC TSV發展較為成熟的階段，也將促進3D IC各式晶片產品的問世。

看好2.5D與3D IC的發展，SPTS亦推出整合3D IC三種關鍵技術的製造平台，Butler表示，此製造平台可讓業者在不同階段，包括研發設計、製造與量產等方面彈性運用，進一步節省空間與成本。其中在3D IC蝕刻的製程中，相較於其他競爭對手，SPTS產品蝕刻速度可快上兩倍，且均勻度也較佳。