高速傳輸介面設計須考量多元面向、PCB布局符合標準，且在不同開發階段測試EMI，才能盡可能降低訊號干擾問題。CAE軟體則在產品開發過程中，協助模擬實際應用結果，加速開發流程。
隨著5G寬頻、數位裝置、雲端應用加速普及，各種高解析影音與大容量檔案的存取需求不斷上升，對於系統以及聯網設備的資料傳輸效能要求也持續提高。人們從紀錄生活、學習娛樂、分享互動到協同工作，甚至更加智慧化的汽車、導入物聯網的工廠，各種快速增加的傳輸需求都帶動高速介面發展。而高速介面設計須考量PCB整體布局，確保訊號能完整傳輸且不受干擾。產品設計過程中，搭配量測儀器與CAE軟體模擬，確保訊號傳輸符合國際標準，並確認實際應用時訊號的傳遞狀況。
CAE模擬加速高速介面開發
思渤科技應用工程師侯承佑指出，現階段拉高傳輸速度的領頭羊是PCIe，PCIe作為IC對外的傳輸匯流排，當IC設計跟半導體製程技術不斷提升，高速傳輸的進步必須配合半導體的技術演進。目前已發表的PCIe 6.0速度可以達到64Gb，但是當高速傳輸速度到達極限，PCB材質也會到可量產的極限，所以傳輸端到接收端的補償機制，都需要導入新技術，來減緩傳輸過程中PCB板材跟Cable線材的損耗。資料中心也需要更高速的介面來因應大量資料的處理需求，包含高達400G、500G產品的推出，都是高速介面面臨的挑戰。
當前傳輸介面的設計，已經不能只考量電子訊號的特性，而須將結構、熱、散熱等需求納入考量，增加產品打樣、開模、量測的流程導致開發時間變長，因此需要使用基於CAE軟體的解決方案加速產品開發。對此，廠商如Ansys提供了多物理解決方案，因為現階段高速傳輸的過程中需要運算，當中例如電損耗產生的熱，可能造成PCB的應力或結構變形，須透過多物理解決方案集中整合產品的多種物理特性，包含流體、結構、電子、光學、半導體等等，可以協助設計者掌握開發過程可能面臨的挑戰。
該解決方案可以進行IC端、連接器、PCB到完整平台等所需的多物理模擬。由於不同系統間的高速訊號傳遞，從IC到板層次(Board Level)都需要完整串接，然而以往廠商只會熟悉自家產品，例如PCB廠商在印刷電路板產品可達成傳輸速率的規格時就量產、開發，但是搭配其他廠商的連接器或晶片時，往往會遭遇介面效應，或是其他不可控的因素。因此不管是半導體製程到板層次的整個環境，系統級的分析是現階段的趨勢。
產品開發流程皆須EMI測試
電磁相容性(EMC)包含電磁干擾(EMI)與電磁耐受(EMS)，其中EMS表示電磁敏感度，也就是產品抗干擾的程度。EMI則是產品產生的雜訊影響外界，品勛科技技術支援部經理林文生強調，產品從設計、研發、組裝到成品，每個階段都需要測試EMI。畢竟越接近成品階段，EMI的測試時間跟成本越高，並且若到成品才做EMI測試，萬一無法通過標準，則修改的彈性小、使用的經費也較高，所以在產品開發的每個階段都應該測試EMI。
EMI的標準很多，國際的無線干擾規範以CISPR為主，CISPR定義了測試相關的細節，以及針對不同市場的標準，在這個標準下，為多元的產品分類設立相應的規範。產品必須通過哪些標準，端看該產品完成後會銷售的地區。此外，針對不同的使用的場景與使用者，例如工業或是醫療，CISPR的規範也不同。CISPR的量測流程第一步是將訊號設定好，包含使用的待測物、解析頻寬跟標準值。接下來則透過掃描確認待測物的訊號是否在限制值以內，如果都在限制值以內即可通過。若有超出限制數值的結果，就要透過Peak Search量測並分析超出標準的訊號。
EMI分為傳導雜訊(Conducted Emission)和輻射雜訊(Radiated Emission)，傳導指的是待測物需要插電，透過電源線干擾訊號污染電源。量測時，由傳導雜訊量測的儀器提供乾淨電源，確認產品是否會透過電源線污染電源系統。輻射量測則使用頻譜分析儀與近場探棒，接近探測物才能感應到訊號。頻譜分析儀用Max Hold量測，因為量測的地點不是實驗室，所以在使用近場探棒之前，要先量測環境中的背景訊號。一開始用Max Hold量測後，先停止掃描，確定第一條曲線是背景訊號，接著量測第二條曲線就是待測物在所需頻段內有沒有訊號，最後比對第一條曲線，就能知道待測物的訊號有沒有散射出來，便能完成簡易的EMI測試。
PCB布局抗USB干擾
USB的傳輸速度從USB3.2 Gen1的5Gbps，Gen2提升到10Gbps，USB4的傳輸速度則達到40Gbps，PCB上的布局要求也越來越高。高速訊號線容易受到外部訊號干擾，且PCB走線不連續也會造成訊號品質下降。威鋒電子產品技術支援處經理翁繼民說明，因此高速訊號的PCB布局，首先要確認PCB結構，例如PCB層數至少需要四層板等。當PCB結構的參數確定後，就能確定高速訊號的走線原則，而按照應有的原則布局，就能得到預期的阻抗值，且避免訊號受到干擾。
以USB4 20Gbps的鏈路預算(Link Budget)為例，USB4每對高速訊號線最高的速度是20Gbps，所以整體的鏈路預算十分嚴謹。首先，在實務上量測眼圖的環境中，主控端與裝置端的PCB銅箔(Trace)，在不包含TVS或扼流圈(Choke)等造成的衰減下，不能超過1英寸，配置銅箔的長度也需要考慮。另一方面，高速訊號線的距離，如TX、RX之間，建議保留5個PP Thickness(5h)的寬度，減少訊號之間的串音(Crosstalk)問題。以USB Hub為例，有些客戶反映特定下行口訊號不好，雖然基於PCB的設計規格都相同，但檢查走線會發現這些訊號較差的下行口，Trace跟其他的訊號線如DP過於靠近，只要斷開DP訊號，此下行口的訊號就會恢復，也就是由於沒有確實隔開訊號，才導致特定下行口的訊號受干擾。
整體而言，隨著訊號傳輸速度加快，系統設計需要考量的因素不斷增加。如產品的EMI須要在開發的每個階段測試，以避免成品測試耗費過大時間及成本。USB的訊號傳輸也受到PCB布局的影響，須要確保訊號之間明確相隔。此外，採用CAE軟體等模擬工作，在產品需要經過長期複雜量測的情況下，可加速上市時間。