資料傳輸一定會繼續邁向高速化，而高速訊號傳輸要面臨的問題與解決方式卻不同於以往。為了維持高速傳輸訊號傳輸的品質，必須在印刷電路板設計時，確保特性阻抗的整合匹配，並採取抑制訊號衰減的對策。特性阻抗的整合重點，即是配線幅度與配線間隔的調整與貫孔的設計；而訊號衰減的控制所涉及的層面，除了傳輸電路與接收電路的設計之外，還有印刷電路板的選擇與配線材料的選擇。
資料傳輸一定會繼續邁向高速化，而高速訊號傳輸要面臨的問題與解決方式卻不同於以往。為了維持高速傳輸訊號傳輸的品質，必須在印刷電路板設計時，確保特性阻抗的整合匹配，並採取抑制訊號衰減的對策。特性阻抗的整合重點，即是配線幅度與配線間隔的調整與貫孔的設計；而訊號衰減的控制所涉及的層面，除了傳輸電路與接收電路的設計之外，還有印刷電路板的選擇與配線材料的選擇。
在英特爾與超微的激烈競爭下，x86的微處理器與晶片組已將GHz高頻訊號傳輸的層次帶入個人電腦的運算領域，只要觀察DDR2/DDR3、序列式ATA (Serial ATA)、PCI Express、DVI、千兆乙太網路(GbE)等匯流排或介面的頻寬，即可一目了然。
雖然這些技術似乎已走到高原期，對於消費者而言，卻尚未浮現出殺手級應用，最明顯的例子就是PCI Express。雖然頂著PCI介面唯一接班人的光環，可是實際應用產品卻少之又少，因此不免讓人質疑高速傳輸是否如此必要。
不過，從質化或量化觀點，都可清楚看見，資料傳輸一定會繼續邁向高速化，而高速訊號傳輸要面臨的問題與解決方式卻不同於以往。先說明為何能斷然肯定高速訊號傳輸依然會繼續進化，這個問題可從幾個面向來觀察。
第一、資訊高速公路的需求仍持續增加，因此通訊相關設備，例如路由器、交換器或伺服器的資料量必然持續增加，這些商用設備的需求也必然遞增，而設備之間的連接介面也會隨之升級。
第二、消費性產品在客廳展開決戰，對於語音、視訊、圖像品質的需求高漲，高畫質電視的龐大訊號量當然需要更高速的傳輸，無論有線或無線傳輸方式皆然。HDMI與超寬頻(UWB)的進展就是最佳例證。
第三、行動辦公室的時代來臨，筆記型電腦與手機充斥，功能也高度整合，例如手機兼具通話、調頻收音機、MP3播放器、照相與行動電視等功能，若要處理高解析度影像，勢必需要夠快的傳輸通道。
第四、從元件上游角度來看，大型積體電路(LSI)需要高速傳輸技術，晶片之間的連接也需要快速資料傳輸能力。不僅開放式系統是如此，嵌入式產品也將依循相同路線。
舉例而言，數位相機取像元件與影像處理LSI之間的資料交換就是吃緊的問題。即使是消費型的簡單功能相機，也動輒超過500萬畫素。如果考量連續拍攝功能，那麼超越1Gbit/s以上的資料傳輸速度將是基本條件。不僅是數位相機，高畫質薄型電視在龐大競爭壓力下，RGB三原色的色階調位元已從8位元升級到12位元，甚至朝14位元發展。未來高畫質電視之後的4k×2k解析度電視問世之時，影像處理LSI輸出入介面所需的資料傳輸速度，就會越過 40Gbit/s。
通訊基礎架構建設攸關國力強弱，而完整的通訊基礎架構當然需要高效能的通訊裝置。近年來，各種序列式高速資料傳輸技術逐漸進入成熟期，例如 HyperTransport、PCI Express、Serial RapidIO等，已累積一股能量推力加快LSI介面速度(表1)。序列式高速傳輸除了性能卓越之外，也帶來另一邊際效益。由於當今的序列式的高速資料傳輸技術都是採用差動傳輸方式，更在嵌入式系統上逐漸茁壯。
簡化小型嵌入式系統設計
可想而知，小型化的嵌入式用途，只需少量的元件群與微控制器(MCU)就可直接連接完成，對於系統的設計也相對簡化不少。即使必須建構一個大規模結構型(Fabric)構造時，也能透過開關元件(Switch)的導入來擴充實踐。以下摘錄市面可見的元件以供參考。
以博通(Broadcom)的BCM1480而言，內部構成包含4個MIPS處理器核心，可透過HyperTransport對外連結。有趣的地方是 HyperTransport上可透過ccNUMA協定來動作，利用SPI-4來接續。該晶片也具備4埠GbE乙太網路，明顯鎖定網路通訊應用市場。
PMC-Sierra的RM9xxx系列雙核心處理器則僅內建一個通道的HyperTransport，其設計概念是要連接到輔助處理器或是介面的開關元件之用。周邊裝置的連接就仰賴兩組x4 PCI Express。
飛思卡爾(Freescale)的MPC8641D雙PowerPC核心微控制器整合4個千兆乙太網路、PCI Express與Serial RapidIO。兩組x8的PCI Express對於周邊裝置的連接綽綽有餘，其中一組還可切換成Serial RapidIO。如果想經由Serial RapidIO展擴成結構型，只須外接一顆開關元件。例如Tundra半導體的Tsi586A，也是瞄準通訊市場應用而來。
然而，德州儀器的TMS320C6455DSP就提供了專用的4x專用Serial RapidIO通道，可以連接到對應的周邊裝置。隨著數位訊號處理器(DSP)功能的強大，可能會使網路處理器(Network Processor)成為重要的搭配元件。
AMCC的440SPe卻採用複數個PCI Express，包括一個x8的主機端PCI Express與兩個x4的用戶端PCI Express。很明顯，此控制器是針對智慧型儲存產品，例如RAID或NAS等產品而開發的核心元件(圖1)。
阻抗不匹配使高頻訊號品質惡化
當設計超過1GHz的高速訊號傳輸電路板時，須徹底掌握幾個重點。其一，必須將特性阻抗(Characteristic Impedance)的全體整合性做好。訊號從原始端一路傳輸到目標端，路上經過的每一點就是特性阻抗值，從電路跑線寬度、配線間隔，甚至貫孔 (Through Hole)等相關因素都要列入考量。因為阻抗的不匹配，會引起訊號反射，而使訊號品質惡化。
在差動傳輸下，接收端SERDES電路會存在終端阻抗，而差動傳輸所在乎的即是D+與D-兩端的差動特性阻抗，是差動特性阻抗所需的數值，也就是終端阻抗的兩倍。例如設備在設計階段若使用FPGA元件，FPGA的輸入終端阻抗為50歐姆時，傳輸電路的特性阻抗就必須為100歐姆。如果接收電路的終端阻抗與傳輸電路的特性阻抗發生不匹配，就會發生訊號反射現象，導致訊號品質惡化。
而傳輸電路的特性阻抗數值與電路板的配線寬度、配線間隔與絕緣層的厚度息息相關。例如使用介電率4.2、介電正接為0.195的FR-4之四層電路板為例，如果絕緣層的厚度為0.19毫米、配線寬度0.18毫米、配線間隔為0.16毫米的設計，理論上傳輸電路的特性阻抗為100歐姆。不過這只是理論值，與實際數值可能有出入，最好還是與印刷電路板廠商討論加以確認。
電路板貫孔設計維持訊號品質
其次就是貫孔(Through Hole)的設計。電路板上除了跑線之外，為了安置各式各樣的電子元件，還會有焊接點(Pad)與貫孔的設計問題。尤其是焊接點的形狀會隨著電子元件封裝引線與安裝的方式而有所不同。細工化的結果是特性阻抗的整合會有困難。此時可採用貫孔的電路板設計技術。
有一種引起注目的方式，是在訊號傳輸用的貫孔旁，再安置別的貫孔。從構造上來看，可作為電流回歸的用途。如此利用電流回歸的路徑，來確保並維持高速訊號的品質是重要技巧之一，當然貫孔的孔徑也必須設定在適當的數值。
克服高頻訊號介電損失
再者，另一個1GHz以上的高速訊號傳輸必須面臨的課題就是訊號衰減，也就是訊號損失。只不過，在以往訊號損失所在意的是導體損失，但是到了高頻時代，在意的卻是介電損失。所謂的介電損失，通常起因是訊號配線與接地線之間的寄生電容所累積電荷所引起的損失。介電損失、訊號反射或集膚效應都會與傳輸距離成正比。
一般來說，抑制訊號衰減的對策有兩大類，第一種是藉由電路技術的補償(或補正)方法，另一種是選擇使用比較不容易造成訊號衰減的材料。
以傳輸電路的特性本身而言，高頻成分本來就比較容易衰減，針對這個特徵，藉由電路設計技術可加以補正。例如在接收端的波形補正電路，刻意去衰減接收訊號的低頻成分，如此一來，訊號的衰減就會一致化，解除了波形失真問題。當然，訊號的振幅既然變小，就必須再仰賴後段的訊號放大器。而補正電路的輸入阻抗也必須匹配特性阻抗，避免造成波形訊號品質的惡化。
採用比FR-4基板具有更低介電率、介電損失更小的低損失電路板，也可抑制高速訊號的損失。然而FR-4電路板挾著使用數量超大、又便宜的優勢，當選用低損失電路板的價格與產品交期之場合，都是要仔細考量的課題。
降低銅布線凹凸以減少訊號衰減
另外，也須留意電路板配線表面的粗糙度，也就是銅布線表面的凹凸。由於集膚效應的影響，越高頻的訊號，電流會越集中於配線表面，表面凹凸就會產生如同阻抗般的作用。以相同材質的電路板而言，凹凸4.4微米的配線就比凹凸2.8微米配線的衰減率多了約10%。
各材料廠商一直致力於降低銅布線凹凸的研究，主因就是伺服器等設備的訊號頻率持續飆高，已達數GHz。如伺服器目前使用的PCI Express介面的訊號頻率為1.25GHz(2.5Gbit/s)，下一代PCI Express將達到2.5GHz(5Gbit/s)。訊號頻率越高，電流在布線凹凸中傳播時，訊號損失就越大，這種現象稱為固著效應(Anchor Effect)。因此，特別是自主設計印刷電路板的伺服器廠商對降低銅布線凹凸的需求越來越高。
一般而言，普通銅布線的凹凸為7～8微米，就算是凹凸較小的也在2.7～3.3微米。日立化成工業即針對傳輸高速訊號的印刷電路板，採用低粗糙度設計的銅布線，其特點是在傳輸5GHz高速訊號時，傳輸損耗可比普通銅布線減少8dB/m。
截線明顯影響5GHz以上高頻訊號
有些高速匯流排是利用交流耦合(AC Coupling)的方式。理想的狀況是高速訊號會安然通過該電容器，不會產生訊號惡化現象。實際上卻有發生衰減30～40%的案例。實際安裝電容靜電容量越小，似乎越容易衰減。
而傳輸電路路程中的分歧配線，也就是所謂的截線(Stub)。對於一個多層板來說，貫孔的塗上金屬的小洞(Via)若處理的不好，就有機會成為截線 (Stub)的現象。有實驗指出，在4GHz之前，截線對於訊號品質的影響不大，但是一旦越過5GHz之後，眼狀圖(Eye Pattern)很明顯地變糟。
此外，在高速傳輸上，碼間干擾(Inter-symbol Interference)也是訊號品質不佳的主因。碼間干擾就是指前面位元對於現在訊號所造成的影響，通常採用的對策即是波形等化技術。按照經驗法則，在設計1.5GHz以上的高速訊號電路板時，電路基板上LSI之間的傳輸距離通常為10公分，如果到達50公分，接收訊號會重疊眾多雜訊，要正確接收訊號就困難許多。簡言之，資料高速傳輸訊號品質的保證，重點就在於印刷電路板設計時，必須確保兩項要素，其一是特性阻抗的整合匹配，其次就是抑制訊號衰減的對策。