新通訊

轉移學習與訓練策略解析(2)　AI強化晶圓良率分析

本文介紹結合重建損失的深度卷積神經網路架構，透過轉移學習將預訓練模型的通用特徵權重作為起點，大幅降低晶圓缺陷檢測所需的資料量與訓練時間。實作上採用「分層學習率」配合兩階段微調策略，並藉由動量及自適應優化器更新權重，在避免災難性遺忘的同時，有效提升製程良率。

224G互連開啟架構重設戰場　效能之牆逼近物理極限

面對AI與高效能運算帶來的「效能之牆」與訊號損耗危機，傳統PCB布線已達物理極限。系統架構轉向緊鄰主處理器的Near-ASIC或晶片直連的On-ASIC架構，並透過共封裝銅纜(CPC)與光學(CPO)技術將互連往晶片端靠攏，以極大化提升資料傳輸速率與系統能效。

簡化高壓轉SELV流程　模組化電源加速48V轉型

隨車載電子負載激增，傳統12V系統已難敷使用，引領汽車產業轉向48V架構。傳統分立式轉換器因組件繁多，面臨PCB重設計、散熱與認證冗長的瓶頸；而模組化電源架構透過整合開關與控制的成熟單元，不僅簡化合規流程，更支援串並聯擴充與「虛擬電池」概念。透過如Paladin等參考平台驗證，模組化設計能大幅減少50%組件，彈性相容12V與48V電壓，成為高壓轉SELV系統更輕量、高效且易部署的最佳路徑。

高速PHY與先進封裝設計解析　64G UCIe驅動晶粒互連新世代

UCIe 3.0 標準支援最高 64Gbps 的資料傳輸率，能大幅提升晶粒間頻寬並最佳化能源效率，滿足 AI 與高效能運算需求。然而，邁向高速運作也為 PHY 設計帶來功耗、通道封裝最佳化、訊號佈線串音、時序收斂及可靠度等關鍵挑戰，需透過加強等化技術與精細的晶粒佈局規劃來克服。

結合MEMS/BLE實現低功耗監測(1)　邊緣AI驅動無線感測器設計

Voyager4無線振動監測感測器結合邊緣AI和MEMS技術，實現低功耗監測。

整合式架構加速基地台部署效率　6G射頻設計迎戰複雜化

6G技術競賽加劇，射頻設計的複雜性成為產業發展的挑戰。行動電信業者需在提升網路速度與靈活性的同時，降低成本和能耗。

類別不平衡處理技術解析(1)　AI強化晶圓良率分析

本篇探討如何運用 AI 技術提升矽晶圓良率。針對製程中常見的「資料不平衡」問題，介紹了以 SMOTE 合成樣本擴展特徵空間，並結合 SHAP 解釋模型、發掘缺陷關鍵因素的方法。同時闡述了晶圓圖與等級分類在品管上的應用，並提出結合多個 CNN 模型的「深度整合特徵框架（DEFF）」，透過軟投票機制大幅提升缺陷檢測的準確率與穩定性。

相位雜訊頻率穩定性全局掌握　VCO特性與量測技術解析

VCO為鎖相迴路(PLL)核心，廣泛用於 5G、雷達及高速數位系統，但實務上面臨相位雜訊、非線性及頻率漂移等非理想非線性效應。文中點出透過優化電路與穩壓可改善效能，並介紹利用FSPN與FSWP分析儀量測相位雜訊、Jitter及艾倫變異數(Allan Deviation)，以精準驗證並提升低雜訊 VCO 的動態特性與長期穩定度。

本文探討衛星通訊系統射頻(RF)鏈路預算設計與優化的原理，聚焦天線增益對雜訊溫度比(Gain-to-Noise Temperature Ratio, G/T)、等效全向輻射功率(Effective Isotropic Radiated Power, EIRP)與訊號雜訊比(Signal-to-Noise Ratio, SNR)等關鍵參數，並分析其在不同條件下對系統性能的影響。此外，亦說明了自適應編碼與調變(ACM)、波束成形及機器學習等技術，如何提升訊號品質、頻譜效率與鏈路可靠度。