軟體無線電(SDR)是具有可重新配置硬體平臺的無線設備，可以跨越多種通訊標準。它們因為更低的成本、更大的靈活性和更高的性能，迅速成為軍事、公共安全和商用無線領域實際上的標準。
本文即針對FPGA在軟體無線電中的各種應用，做個詳細解說...
SDR成為商用流行的主要原因之一是它能夠對多種波形進行基頻處理和數位中頻(IF)處理。IF處理將數位訊號處理的領域從基頻擴展到RF。支援基頻和中頻處理的能力增加了系統靈活性，同時減小了製造成本。FPGA在軟體無線電中的各種應用，分述如下。
無線標準不斷發展，通過先進的基頻處理技術，如自適應調制編碼、空時編碼(STC)、波束賦形和多入多出(MIMO)天線技術，以支援更高的資料速率。基頻訊號處理元件需要相當巨大的處理頻寬，以支援這些技術中大計算量的演算法。例如，美國軍事聯合戰術無線系統(JTRS)定義了軍事無線當中，20多種不同的無線波形。一些更複雜的波形所需的計算能力在標準處理器上是每秒數百萬條指令(MIPS)，或者如果在FPGA實現則是數千個邏輯單元。
SDR基頻處理通常需要處理器和FPGA。在這類應用中，處理器處理系統控制和配置功能，而FPGA實現大計算量的訊號處理資料通道和控制時，則讓系統延遲降到最小。當需要從一種標準切換至另一種標準時，處理器能夠動態地在軟體的主要部分間切換，而FPGA能夠根據需要完全重新配置，實現特定標準的資料通道。
FPGA可以作為輔助運算器與DSP和通用處理相連，這樣具有更高的系統性能和更低的系統成本，自由地選擇在哪裡實現基頻處理演算法，為實現SDR演算法提供了另一種方式的靈活性。
基頻零件也需要足夠靈活讓所需的SDR功能支持在同一種標準增強版本之間的移植，並能支持完全不同的標準。可編程邏輯結合軟式核心處理器和IP，具有提供在現場遠端升級的能力。圖1中FPGA能夠通過IP功能，如Turbo編碼器、Reed-Solomon編碼器、符號交織器、符號映射器和IFFT，很容易地重新配置支援WCDMA/HSPDA或802.16a標準的基頻發送功能。
數位頻率變化具有比傳統類比無線處理方式更高的性能。FPGA提供了一種高度靈活和整合的平臺，在這之上以合理的功率實現大計算量的數位IF功能，這在可攜式系統中是一個關鍵的因素。能夠在FPGA實現的IF功能包括數位上變頻器(DUC)和下變頻器(DDC)，以及數位預畸變(DPD)和波峰係數削減 (CFR)，幫助降低功率放大器(PA)的成本和功率(圖2)。
數位格式(通常需要在基頻處理單元和上變頻器之間)可以順利地加到上變頻器的前端。這項技術為上變頻器提供了全定制的前端，容許通道化的高頻寬輸入資料。定制邏輯或軟式核心嵌入處理器可用來控制上變頻器和FPGA中實現的基頻處理單元之間的介面。
在數位上變頻中，輸入資料在用可調的載波頻率進行正交調製之前經過基頻濾波和插值。為了實現插值基頻有限脈衝回應(FIR)濾波器，必須在速度與面積之間進行權衡，為特定的標準獲得最佳化的固定或自適應架構。數位控制的振盪器核心也能產生多種架構，它們具有超過115dB無錯誤的動態範圍和高性能。根據支援的頻率分配數量，在FPGA中能很容易地例化多個上變頻器。
採用CDMA的3G系統和多載波系統如正交頻分複用的訊號，具有很高的峰平比(波峰係數)。此訊號會大大降低基地台中功率放大器效率。對多波形標準，在FPGA中實現的波峰係數削減技術是種降低功率放大器成本和複雜度的合算方式。
高速移動資料傳輸採用非恒定的包封調制技術，如QPSK和正交幅度調制(QAM)。這對PA的線性度有嚴格的要求。DPD線性化技術，包括查找表和多項式方式都可以有效地在包含DSP模塊的FPGA中實現。這些DSP模塊中的乘法器可以在很高的時脈速率下運行，可以有效地分時實現複數乘法。當SDR基地台中使用FPGA時，FPGA可以為特定的標準重配置來實現合適的DPD演算法，有效地線性化PA。
在接收器側，數位IF技術可以對IF訊號進行採樣，在數位區域執行通道化和採樣率轉換。使用低採樣技術，高頻IF訊號(典型為100MHz以上)可以被量化。因為不同的標準有不同的晶片/位元速率，對SDR應用需要非整數採樣率，把採樣數轉換為任何標準基本晶片/位元速率的倍數。
FPGA提供通用計算結構，非常適合於軟體無線電中基頻和IF數位處理的需要。另外，結合通用處理器或DSP，它們可作為通用處理器或DSP軟體處理的硬體輔助運算器，能夠增強功能、改善傳輸量、減小系統成本和降低系統功率。