早期採用低功耗中央處理器(CPU)，往往得犧牲功能性，例如處理器必須降頻運作，或等候新的低功耗製程技術，以降低待機和運作中的耗電量。在處理器經歷重大變革後，情況已大幅改善。最新推出的低功耗處理器，不但以先進的製程技術生產，同時在晶片設計上也有許多創新，電源管理軟體的精密度亦大幅提升。系統設計人員再也不用於設計系統時為任一項功能遷就妥協。然而，沒有裝置十全十美，設計人員必須仔細考量系統需求，檢視目前不斷推出的低功耗處理器，以了解哪一項產品最符合應用需求。
本文概述多項最新的產品技術，並建議研發工程人員從兩個軸心來思考應該如何為自己的設計挑選適當的處理器。第一個軸心是系統設計人員主要考量的設計標準，這些標準包含功耗、效能、整合、上市時程、價格等。第二個軸心則是按照處理器的功能，區隔出幾類具備不同功能組合的處理器，然後評估各類處理器如何達成不同設計。如此一來，系統設計人員一方面可了解市面上最新型的處理器，特別是系統設計人員還不熟悉的新產品；二來可協助設計人員縮小處理器的候選範圍，使設計人員得以針對特定的設計，迅速找出最佳解決方案。
表1是根據設計人員著重的標準所做出的低功耗處理器分類，可協助讀者區別不同的低功耗裝置。值得注意的是，這些標準都是彼此密切相關的。舉例而言，當晶片整合多種功能，例如多核心、類比功能、大量記憶體或多項周邊裝置等，可減少整體系統功耗、成本及上市時程，然若晶片整合了太多功能，將增加不必要的耗電，並使程式設計更為複雜，進而造成上市時程延宕。
表1 低功耗DSP關鍵評估指標
功耗為可攜式系統處理器選擇的首要考量
對現今許多設計而言，功耗是選擇元件最重要的標準，因為可攜式產品的電池壽命越長，對消費者越有吸引力。在基礎設備應用中，低功耗也是一項重要規格，因為較低功耗代表晶片將產生較少熱量，過高的熱量可能會限制系統產品的通道密度，或使得設計團隊無法增加新的功能。此外，有些較著重電源成本的設計，例如以通用序列匯流排(USB)供電的產品，或由汽車電瓶供電的汽車修配零件產品等，其電力預算亦相對有限。
對個別元件而言，製程技術本身亦可帶來電源效率優勢。功耗可分為兩種主要模式：第一種是主動功率消耗，其主要來源為元件持續進行資料處理時，電晶體的開關切換所造成；第二種是靜態功率消耗，這是指元件處理的資料有限或無任何資料處理需求，使得元件進入休眠模式下時的功率消耗。
主動功率功耗管理可運用多項技術來實現，例如動態電壓及頻率縮放(DVFS)、適應電壓縮放(AVS)與動態功率切換(DPS)等。DVFS是一種允許處理器根據應用狀況提供對應效能的技術，其實作方式是由軟體指令降低處理器的時脈和電壓。例如晶片供應商在多媒體處理器中整合了一顆運作時脈可達600MHz的ARM處理器核心，透過軟體調節，可讓處理器依應用需求採用預先定義的特定速率運作，進而達成降低功耗的效果。
AVS則是建立在晶片製程技術的精進，使得晶片效能分配成為可能的事實基礎上。在給定的頻率條件下，有些處理器晶片能夠以較低電壓達到同樣的效能(這類晶片稱為熱元件)，有些晶片則無法有如此優異的表現(這類元件則被稱為冷元件)。這類處理器會感測效能水準，並據此調整電壓供應，以補償製程、溫度和矽元件老化時所出現的變化。
DPS功能則可讓處理器中部分區塊在完成其處理任務之後，若沒有後續處理需求，即可讓該區塊進入低功耗狀態。這種精密電源控制的一個應用實例是，當處理器在等待直接記憶體存取控制器完成其傳輸動作時，若處理器支援DPS功能，就可在這段等待時間切換至低功耗狀態，藉此降低晶片功耗。
當處理器必須處理的資料量有限，或毋須處理任何資料時，處理器將進入極低功耗模式。此時運用靜態漏電功耗管理的技術，可將待機到電源完全關閉的過程分為多種低功耗模式，並視記憶體資料保留程度，及所選定的快速喚醒時間長短，選擇不同的低功耗靜態模式。目前市面上大多數的低功耗處理器待機功耗為15毫瓦，且尖峰操作功率低於400 毫瓦。不過有些定點數位訊號處理器(DSP)，其靜態與尖峰操作功率可以分別降至0.5毫瓦與75毫瓦。
處理器效能與整合度密切相關
是否要在產品設計中採用效能更高的處理器，，視終端產品的成本或鎖定市場而定，當處理器效能增加時，設計團隊可以為系統添加系統新功能、增加更多通道等規格升級，使產品與眾不同。
考量效能時，工程師應同時考量頻率及平行性。利用各種組合方式整合DSP、CPU或協同處理器的晶片可大幅提升處理效能。工程師可讓特定程式碼在最合適的核心上執行，以達到系統最佳化。除了整合處理器核心之外，許多系統元件也可以整合到處理器晶片中，最顯著的例子就是記憶體。整合式記憶體可降低整體系統價格、節省系統功耗，並讓開發流程順暢。有些低功耗處理器甚至整合了接近512KByte記憶體，以免除任何外部記憶體的需求，同時也讓處理器的效能得以完全發揮。
事實上，處理器所能整合的周邊功能非常多樣，包括類比元件，如連續近似暫存器(SAR)類比數位轉換器(ADC)可作為消費性電子產品常用觸控螢幕顯示的介面。另一個例子是通用平行埠(Universal Parallel Port, uPP)，這種介面可讓處理器直接連接系統內的其他多種零件，例如高速ADC或現場可編程閘陣列(FPGA)。目前常見於低功耗處理器的周邊功能包含乙太網路媒體存取控制(MAC)、USB 2.0、序列式ATA(SATA)，以及可支援無線區域網路(WLAN)、液晶顯示控制器和視訊埠介面等I/O功能的SDIO。
選擇處理器應考量產品開發速度
隨著消費性產品的創新速度越來越快，產品壽命週期也從以年計算縮短為以月計算，因此產品的開發速度顯得越來越重要。在今天的消費市場上，最新型、最優良的產品才剛放到商店展示架上，競爭同業在幾個月或幾星期之內往往就能推出具備更多新功能的同類產品，以吸引消費者注意。
產品開發速度與處理器的整合程度有密切關係，若晶片可整合眾多元件，工程師的開發和除錯時間便較短，因為可省下為協調多晶片間通訊而開發介面及資料交換功能的時間，也較不須處理印刷電路板間互連及使用個別驅動器的問題。
然而，在晶片整合多核心或週邊裝置時，工程師需要適當的軟體工具，以運用相關元件。例如，在整合CPU核心及DSP時，適當的工具組合可在單一的程式設計環境中，協助開發需要兩個核心資源的應用。此外，工程師也應了解處理器廠商提供的其他工具，包括針對不同核心進行最佳化的協力廠商演算法程式庫、協力廠商工具，如Matlab的 Simulink或美商國家儀器(National Instruments)的LabVIEW、評估/開發電路板，以及各種作業系統，甚至是開放原始碼選項。一般而言，晶片的效能越高，開發時間越長。必須採用高效能處理器的複雜產品，其程式碼的開發和除錯便通常要占用更多時間。
最後，工程師應該密切注意下一代產品的研發方向。有些市場的標準尚未成形，但公司若要及早進入市場，設計人員便須能設計出「符合未來需求」的產品，才能在升級之後，反映標準的變化或新增功能。此時務必了解處理器系列產品的發展藍圖，並檢視軟體以及接腳對接腳的相容性。強大的運算功能並不是設計人員在挑選處理器元件時的唯一考量，該處理器系列能否讓開發團隊日後以對整體系統設計和程式碼成本影響最小的前提下，加入更多新功能，也是在選擇元件時必須考量的。
精打細算 讓系統成本最佳化
設計人員在評估價格時，不應只考量晶片的價格。由於晶片價格下滑，大多數低功耗處理器的價格一般低於15美元，有些甚至可降低至4美元。雖然各元件的成本對於消費性應用相當重要，但對於基礎架構或商業應用而言，成本和效率才是重點。
工程師應考量系統總成本，就記憶體而言，若能從晶片內建記憶體執行所有產品的演算法，便毋需額外的記憶體晶片，進而節省部分成本。軟硬體開發工具也應被視為成本的考量重點之一，因為開發的便利與否以及相關技術支援、訓練、協力廠商支援、文件、工程時間成本以及一次性研發投資(NRE)等，都是廣義的成本。開發速度越快，終端產品的品質便越高，因為寶貴的時間和成本皆用於提升產品差異性，而非花費在架構設計上。
因此，工程師應不只考量開發電路板和模擬器的價格，也應該考量電路板和模擬器的品質，以及加速開發專案的程度。高品質的整合開發環境(IDE)和編譯器，可讓設計人員確切掌握產品設計，並縮短上市時程。
此外，工程師可考慮使用晶片廠商所提供的免授權費作業系統，以及廠商所提供，經過驗證且不須修改即可使用的協力程式碼，例如，以DSP為基礎的編解碼器，以及可供設計人員迅速進行設計的架構。
此外，配置和製造電路板的成本也須特別注意。影響電路板製造成本的因素除了板上元件的數量之外，元件的封裝接腳間距也很重要，若接腳間距過於微小，將使電路板的生產成本提高。
低功耗處理器的不同參數彼此間皆互有關連，效能最高表示耗電量也最高，但即便如此，現今的系統在耗電量方面與過去相比已大幅降低，因為低功耗處理器所提供的效能已可滿足絕大多數應用需求。
(本文作者任職於德州儀器)