儘管電源轉換效益已經發展到了最高峰，電池技術仍趕不上3G電話及其他多功能可攜式裝置的電源需求。而為了滿足消費者需求，新一代可攜式產品對於處理器運作速度的要求愈來愈高，已非傳統的電源管理策略所能因應。
因此，本文將介紹一項創新的開放式標準，提供高電源效益系統的設計方法，不僅能夠節約能源，更能增加可攜式裝置25%～400%的電池使用時間。
當消費者要求可攜式裝置擁有更多功能之際，電源管理更顯得格外重要。但新世代可攜式裝置，配備了更精彩的彩色顯示器、更高速的處理器(以更低的電壓運作)、更快速的無線數據機以及更多的應用程式處理器。在這些複雜需求下，不但使得電源耗用量直線上升，更衍生出複雜的電源管理問題。因此，如果不採取新的電源管理方式，那麼新世代行動電話的電池使用時間，可能不到消費者所預期的三分之一。
現在的電源管理策略只著重於解決電源轉換供應、提升效益等需求。各家電源管理IC供應商也不斷努力提升產品的電源轉換效率，即使供應商已能將效率由95%提高到 97%，仍然不足以應付這些新軟硬體應用所需的電源。
同時，電池供應商的技術日益成熟：鎳氫電池、鋰離子電池以及鎳鎘電池的能量密度，在近期內應不會有太大的增長。此外，燃料電池等新技術，實際量產上市的時間仍然是遙遙無期。所以，真正的問題在於如何能夠一方面提供這些新軟硬體應用足夠的電源，一方面又能夠如消費者所預期般的保持電池的尺寸、成本和使用時間。
就目前發展方向而言，無論是非協調性的設計技術與處理器架構的選擇，都不會產生多大的差別。例如，在數位世界中，ARM已經被廣泛使用於低電源的設計技術之中，主要在將其處理器核心所使用電源降至最低。然而，這些技術卻受限於傳統系統設計中固定電壓與頻率的限制。如果要進化至更高階的CPU能源效益，就必須突破這些限制，提供更適用的電源及效能控制。
在這樣的情況下，可攜式裝置製造商有兩種選擇。他們必須選擇使用較大的電池，或是停止將焦點放在設計中個別的元件上，並且轉移目標去尋求足以大幅改善整個系統電源管理效益的新方法。
在這樣的困境下，需要對電源管理徹底的重新思考，以及發展新系統的全方位法則。這代表著必須將電源管理的定義延伸至電源轉換供應的範疇之外，其中包含了電源分配與電源消耗等議題。同時也表示要將電源轉換供應系統與電源消耗系統相結合，使兩個系統能夠緊密聯繫，大幅改善電源管理效益。
依照傳統，電源管理IC供應商及處理器供應商是各自發展其技術。但在未來，他們需要共同發展一套系統層級的解決方案，能夠對各個內嵌系統的效能與電源消耗進行智慧型的管理，而且他們也會需要開放式的標準來結合兩方面的技術。在此提出兩種新標準：PowerWise介面可作為降低數位SoC裝置耗電量的技術；Mobile Pixel Link則在降低顯示器與數位相機等可攜式應用裝置的耗電量及及其數位介面的雜訊(圖1)。
PowerWise技術是一項系統層級的技術，用於降低數位SoC裝置的耗電量。對行動電話而言，PowerWise可以在不同的階段中延長25%~ 400%的電池使用時間。PowerWise所運用的概念，是建立一個閉迴路，使電源消耗與電源轉換供應系統能夠密切配合，一方面將電源供應需求降至最低，一方面仍能提供最大的能源效益。
這項技術的核心部份是Power Wise介面(PWI)，負責先進電源管理技術的應用執行。PWI的一端與SoC裝置內嵌的電源控制器連接。電源控制器會透過應用軟體的負載及處理器本身的環境條件，決定SoC的電源需求。PWI的另一端則連接至外部電源管理IC。電源管理IC用於供應SoC內數位處理器所需的電源容量及電壓(圖2)。
PowerWise將區分為數個發展階段。第一階段是針對配備ARM的單晶片(SoC)裝置。美國國家半導體(National Semiconductor)與ARM已攜手發表一項全面性的系統級解決方案。這項解決方案結合了美國國家半導體的PowerWise技術與ARM的智慧型能源管理器。
目前，美國國家半導體與ARM的焦點是放在行動電話的設計上。在第一波的產品設計中，行動電話內處理器的效益可以提升25%～75%。
降低處理器耗電量的方法有好幾種。最傳統的方法是讓處理器進入待機或休眠模式。然而，這種方法只在處理器不執行任何作業時才能發揮最大效用。第二種技巧則是降低處理器的工作頻率。這種技巧雖然可以降低平均耗電量，但無法降低系統使用的總能源。
另一項技巧是採用動態電壓調整技術(DVS)，依據處理器工作頻率的降低量，來減低供應至處理器的電壓。就實用性而言，CPU會依據本身頻率/電壓對照表的數值來命令電源管理線路提供必要的電壓。這些對照表的數值是根據CPU特性中最壞條件所制定出來的數值。也就是說，電壓值必須高到足以補償所有CPU處理作業及操作溫度條件。對照表中的電壓值會透過所屬介面傳送至電源管理線路，且系統是在開迴路的條件下運作。
PowerWise技術包含SoC裝置電源控制器、PowerWise介面以及PowerWise相容電源管理器，是一套閉迴路系統。這代表可適性電壓調整技術(AVS)可以用於控制供應至處理器的電壓。當處理器的工作頻率改變時，電源控制器會感應出頻率的變化，並命令電源管理器改變供應的電壓。
電源控制器同時也能即時監測處理器的溫度變化，處理器溫度有所變更時，就會命令電源管理器改變供應的電壓。此外，由於電源控制器已內嵌於SoC中，因此也能偵測出製程中所產生的差異，並且依據這些差異補償供應的電壓。換句話說，由於採用了這些自動化的補償功能，在已知的操作模式下，可適性電壓調整功能只需要供應絕對最低電壓即可。
在一項PowerWise技術的最高省電量測試中，數位影像處理器是採用ARM7處理器作為測試平台。SoC是以180奈米製程技術生產，其中包含有PowerWise電源控制器以及整合式硬體效能監視器。
在作業指標上，處理器採用了1.8V的固定式供應電壓，工作頻率則是6~80MHz。在80 MHz下，處理器使用可適性電壓調整功能(AVS)時，相對於使用1.8V的固定式電壓，可以省下45%的耗電量。隨著工作頻率降低，省電量也跟著提高，在6MHz下，省下的耗電量可高達80%(圖3)。
以下是模擬以130奈米製程技術生產，工作頻率96 MHz的處理器進行測試，動態電壓調整技術(DVS)及可適性電壓調整功能(AVS)時與使用1.2V固定電壓的耗電量做比較(圖4)。
在動態電壓調整(DVS)模式下，處理器會使用2階段的頻率/電壓對照表：工作頻率高於70MHz時，電壓為1.2V；工作頻率低於70MHz時，電壓為 0.9V。因此，若工作頻率超過70MHz，就不具有任何的省電功能。另一方面，可適性電壓調整(AVS)模式下處理器在96MHz的設計工作頻率，可以省下將近50%的電量，主要是因為AVS會自動補償處理作業及溫度的變化，並針對特定的處理器與特殊的軟硬體應用，將處理器所需的供應電壓限制至最低。
最終，消費者關心的是到底他們行動電話內的電池可以使用多久才需要再充電。也就是說他們行動電話的耗電量到底是多少？
圖5中顯示處理器在不同負載狀況下的累積性能源使用量，包括最大計算狀況及待機狀況。黑線表示使用1.2V固定供應電壓時，最差狀況下的能源耗用情形。灰線表示使用2階段DVS時的能源耗用情形；白線則表示使用PowerWise AVS技術時的能源耗用情形。
測試結果也指出，相較於固定電壓操作模式的能源耗用，DVS的省電量是36%。AVS的省電量是64%。
PowerWise介面主要是作為一項開放式標準，目前已由美國國家半導體(National Semiconductor)與ARM攜手發表。如果需要獲得更多有關PowerWise介面的資訊並且取得PowerWise介面的書面規格資料，請上網瀏覽：www.pwistandard.org。