隨著手機、數位相機及大螢幕高畫質平面電視對於影像視訊資料的處理要求，高速傳輸介面之需求鐵定增高。然而，LVDS與TMDS不是已經存在了嗎？這些高速的差動傳輸介面技術皆經過現實產品的洗禮與驗證，是確實可用的技術，但現在又冒出一門新的傳輸技術CTL(Current Transfer Logic)...
隨著手機、數位相機及大螢幕高畫質平面電視對於影像視訊資料的處理要求，高速傳輸介面之需求鐵定增高。然而，LVDS與TMDS不是已經存在了嗎？這些高速的差動傳輸介面技術皆經過現實產品的洗禮與驗證，是確實可用的技術，但現在又冒出一門新的傳輸技術CTL(Current Transfer Logic)。此乃知識經濟的特色使然，只要有需求、存在切入點，馬上出現新技術。
LVDS是「Low-Voltage Differential Signaling」4個英文字的縮寫，是一門針對高速資料通信的新技術，筆記型電腦液晶銀幕顯示幾乎都是被LVDS所征服。TMDS是「Transition Minimized Differential Signaling」的簡稱，市面上液晶顯示器所採用的DVI介面，則是TMDS技術的應用。而此篇文章所要提的該門介面技術，稱之為CTL(Current Transfer Logic)，其最大特徵與差異乃是在於比起前面所提到的介面技術，信號傳送必要的功率耗費約僅有競爭對手的1/10～1/2。這是美商Fairchild Semiconductor公司所發展的介面技術。
通常，在華山論劍比較各種差動傳送技術之性能時，所比劃的項目不外乎針對底下幾個要素：
‧每一個通道(Channel)的平均功率消耗
‧資料傳輸之巔峰速度
‧信號抖動(Jitter)程度
‧信號輸出振幅大小
‧耐雜訊之特性
‧電磁雜訊之干擾
CTL傳輸技術的最大特點乃是在於傳送端送出的電流信號，在接收端並沒有將其轉化成電壓信號，而是採用直接檢測出電流數值的策略。因此，該介面技術所擁有的特徵，可以歸納如下：
1.信號的「Edge rate」會呈現很急峻的狀態。所謂「Edge rate」是意指輸入電壓的上沿時間、下沿時間與振幅之間的關係。一般都是採用電壓的微分值來呈現，也就是「dV/dt」。從該數學式不難輕易推論，提高「Edge rate」就可以提升資料的傳送速度。
2.信號振幅可以將之微小化。所以，此介面若是運用在數位家電裝置領域，電磁雜訊可以進一步降低。
在嵌入式的系統中，輸出入介面除了必須在意系統成本的競爭力，性能的提升也是必然要走的道路。我們看到的是並列式介面進化到串列式介面的趨勢仍然維持進行中。依據Fair Child的文獻指出，當初，CTL介面技術的開發宗旨就是針對攜帶式裝置，訴求極低的消耗電力高速介面。
以下列舉一些發生在您我周圍的實事，來說明CTL所欲征服的標的應用。當今使用相當普及的軟板，使用很少的信號線配線在控制器與周邊電路之間，以載送RGB等視訊資料信號。極度高階的行動電話，所搭載的液晶螢幕顯示超越SVGA(800x600)達到XGA(1024x768)程度的時候，若是要達到每秒60個畫框的話，那麼微控制器與面板之間輸出入介面的速度就必須達到750Mbps的境界才行。數位家電中的DVD-RW等記錄媒體裝置，在微控制器與雷射驅動器之間的傳送速度要求，也會隨著燒錄速度的提高而必須跟著爬升。
若是採用既有的TTL技術，仰賴提高「Edge rate」來提升速度，則有其限制存在，那就是FCC組織所規範的電磁雜訊規約。
毫無疑問地，雄霸天下的LVDS與TMDS技術依然會存在於很多的應用中，諸如大畫面平面電視等，依然維持著優勢。但是，就需要電池驅動的應用層面來說，其高消耗電力的致命傷就無法在此領域大展身手了。
任何一門新技術的開發，難免都必須去探索既存技術的弱點所在，然後尋求出更好的解決方案，介面技術往往就存在一個妥協的平衡點。提高資料傳送速度與降低功率耗費或電磁雜訊干擾，同時擁有這些特點的技術開發是很困難的一件事情。起初，在開發CTL技術之際，其工程團隊就徹底分析過既存的輸出入介面技術，列出要改善的主要項目，然後尋求新的技術來克服這個傳統束縛。
傳統所用的輸出入介面技術，在傳送端通常是採用電流模式的驅動電路，因此，必須將傳送信號的電壓資料轉換成電流資料，然後，從驅動電路送出。數位資料的邏輯1或邏輯0，在驅動電路端會使用適切大小的開關來變更流經終端阻抗電流的方向。
而在接收端，當電流資料到達終端阻抗的時候就會產生電壓降，使用增幅器來檢出。終端阻抗在此時所擔當的角色不僅是連接線的終端，也是產生差動電壓的扮演角色。接收電路通常會在Trans-conductance放大器之後，附加電流─電壓變換電路，最後輸出電壓信號。
這般的傳統方式，困難點就在於接收電路感度的提高。該感度是由驅動電路的信號強度以及到達接收端的信號振幅所決定，總之也就是由驅動電路所釋放出電流的大小所左右。當然，與接收器的接收電路品質也有所關聯，也就是與接收電路的雜訊餘域(Margin)有依存關係。
無可否認地，傳送與接收兩端連接線的長度與阻抗特性，也是造成信號衰減的因素之一。尤其是高頻通信，受到趨膚效應(Skin Effect)的影響，這個影響特別深刻。所謂趨膚效應(Skin Effect)是指當信號的頻率越高時，電流會集中在銅線的表面來流動的現象。就傳送線路的特性來解析的話，就是說傳送線路所見到的阻抗成分變大，所造成的結果是使得接收電路的雜訊餘域(Margin)更小。當信號振幅較小的場合，雜訊餘域(Margin)會由輸入信號的變更速度與接收電路的感度所決定，此處所言的感度，可以說是接收電路切換必要輸入信號的最小振幅。
使用CMOS晶體構成標準的電壓接收電路。提升感度的方法之一就是使用能夠放大信號強度的輸入元件，但是，此種策略會招致靜電容量的增加，而降低了「Slew rate」的後遺症。「Slew rate」意指輸入一個如Step信號的電壓到電路上，電路輸出電壓的上升速度，因此可以說，「Slew rate」高的電路可以達成較高的傳送速度。
根據以上所言，可以將傳統使用的方式歸納成以下6點結論：
1.在接收電路上，最大的信號振幅由「i×R」所決定。i是指驅動電路所輸出的電流資料，R則是指中端阻抗。
2.信號流經連接線，會因為阻抗成分引起導體損失，造成信號衰減。
3.在接收端的「Edge Rate」，也就是「dV/dt」主要是由i/C所決定。其中的C是指連接傳送線路的負荷容量。
4.信號振幅在接收電路會左右雜訊餘域(Margin)以及消費電力，「Edge Rate」則是決定速度。
5.電磁雜訊，乃是由「Edge Rate」與信號振幅兩方所決定。一邊降低「Edge Rate」一邊降低信號振幅，電磁雜訊自然降低。
6.在接收電路上，電流─電壓的轉換乃是使用終端阻抗的緣故。
信號轉換的「Slew rate」是由i/C所決定。電流(i)的大小與驅動電路息息相關，負荷容量(C)則是連接線、輸入裝置、元件等的寄生電容。如果降低驅動電流，輸入元件必須擁有較大的雜訊餘域(Margin)。但是，如此一來會增加輸入容量、降低「dV/dt」，傳送速度也就跟著掉下來了。
經過以上這些結論的沙盤推演，可以判斷出問題的所在地其實就在於「接收電路」。CTL介面技術的開發也就是基於這個論點，找出一條新的解決路徑，利用電流值直接檢出的方式來克服以上所說的問題。
因此設計的要點之一，不用犧牲雜訊餘域(Margin)，也可以檢出微小電流，不僅改善了消耗電力、電磁雜訊，傳送速度的規格依然漂亮。為了維持高速的資料傳送，電流檢出機構與負荷容量的依存關係盡可能降至最低。
CTL介面技術的基礎就是在接收電路端，將高阻抗的輸入放大器用低阻抗的電流檢出電路來替代，後段再連接到Trans-Impedance Amplifier，驅動數位電路。使用差動電流檢出電路的優點是降低電流Spike有助於電壓振幅的縮小，自然可以抑制電磁雜訊的發生。
CTL介面技術的特徵即是利用差動電流。乃是變化「去路」與「歸路」流經的電流，在接收電路內部生成的差動電流，最終變換成電壓信號輸出。如果去路的的電流為I，驅動電路會將迴路電流設定成0.5xI。接收電路的低輸入阻抗，電流I剩餘的50%由接收電路所吸收。伴隨電流的方向，接收電路的一端比另一端吸收更多的電流之故，正極與負極之間就生成差動電流，兩方線的極性逆轉來作出邏輯一與邏輯零的數位信號，相對於去路，一半的電流卻流經歸路，站在降低電磁雜訊的觀點來說，能夠發揮絕佳的效果。輸入階段並不需要電流增益，當CTL介面連接負荷重的輸入端子到負荷輕的端子傳達差動電流的時候，就不需要去補償信號的增益或損失。其後，因應差動電流的必要放大，只需簡單的Trans-Impedance作電流─電壓轉換即可，負荷容量對於電壓信號的影響並不大。
由於接收電路的低輸入阻抗特徵的緣故，對於電流的處理最適當不過了，對於負荷容量的依賴關係也大幅度地降低。
然而，連接類比輸入電路之後的數位電路，必須使用高輸入阻抗的電壓來驅動。CTL並不需要大負荷容量的輸入端來作電流─電壓轉換，只需極小負荷容量的電流─電壓轉換。這點就是為何CTL比傳統所使用的LVDS或TMDS介面技術不用犧牲消耗電力，仍然可以達成高傳送速率的主要原因。
CTL技術的信號振幅，不到LVDS的1/4。電磁輻射也可以抑制10dBm以上。若是以每一個通道(Channel)的消耗電力來比較的話，CTL技術標準僅有1mA，LVDS為3.5mA，TMDS則為10mA。