心電圖(ECG)系統類比前端(AFE)裝置的設計，一般都是採用不同半導體廠商所提供的現成離散式元件。傳統離散式ECG AFE的主要元件包括儀表放大器、作為主動式濾波器的運算放大器，以及類比數位轉換器(ADC)。
本文將探討ECG訊號的特性，以及ECG訊號接收的不同前端做法，也將探討不同做法的利弊得失，以及對於整體系統設計的影響。此外，本文也會討論可實作的最佳前端架構。
ECG訊號由三元件構成
ECG訊號包含三個主要元件，包括實際(差動)ECG訊號、差動電極偏移及共模訊號，以下分別加以說明。
| ‧ |
|
| |
實際(差動)ECG訊號出現在任何導線配置的電極之間，強度為±5毫伏特(mV)，頻率則介於0.05∼150Hz。此實際ECG訊號的強度及ECG訊號所需的解析度會決定前端的動態範圍需求，而此訊號的頻率內容則會決定類比前端的頻寬需求。 |
| ‧ |
|
| |
皮膚電極介面會造成大約±300毫伏特的額外差動直流電(DC)偏移，如此的偏移必須加以控制，以免訊號鏈無法飽和。針對不同的系統架構，可考慮移除或保留此偏移。 |
| ‧ |
|
| |
除了這兩個訊號外，人體也會從電源線和日光燈管等接收大量的干擾訊號，如此的干擾會形成模態訊號或共模訊號。模態干擾可透過軟體實作的50Hz/60Hz陷波濾波器加以緩和，共模干擾一般是以三種方式抵銷，包括盡可能增加前端電子裝置接地與接地電路的隔離、增加訊號處理的共模抑制(100dB)，或是將反向共模訊號導入病患體內(也稱為右腳驅動)。 |
依據ADC解析度處理ECG訊號
ECG前端的其中一個主要規格是輸入雜訊，針對150Hz頻寬的整體系統(IEC60601-2-51、27)設定峰間波動須低於30uVpp。不同的電極類型，電極的阻抗可介於數十到數百百萬歐姆(MΩ)之間，因此前端須有極高的輸入阻抗。
依據訊號鏈中使用的ADC解析度，有兩種不同的方式可處理ECG訊號。第一種是使用低雜訊放大器，並達到約500的輸入訊號大量增益，然後使用約16位元的低解析度ADC；第二種是使用約6的低增益且約24位元的高解析度之ADC。圖1顯示使用16位元ADC進行序列取樣的一般離散式ECG類比前端。
 |
| 圖1 含概略值的一般SAR ECG訊號鏈(序列取樣) |
一般ADC全刻度電壓約為2.5伏特(V)，若輸入訊號是5毫伏特時，則增益為500。總增益會分布在儀表放大器(INA)與額外的增益放大器間，增益會施加於INA，而使得電極DC偏移造成INA無法飽和，此時必須移除DC元件，以避免造成任何後續的增益，因此可加入0.05Hz轉角頻率的高通濾波器(HPF)。
一旦移除DC元件，另一個放大器便會出現訊號增益，此增益級後面接著是疊頻消除濾波器，連續近似暫存器(SAR)ADC之類的尼奎斯特率(Nyquist Rate)轉換器必須有極靈敏的疊頻消除濾波器，才能避免帶外雜訊混疊。一般都是使用第四階以上的主動式低通濾波器(LPF)，LPF區塊後面接著是饋入ADC的多工器(MUX)區塊。
在訊號數位化之前進行包括增益及濾波之大量類比訊號處理的系統中，可看見如此的配置。此外，類比的訊號處理有其彈性不足之處，通常必須將增益、頻寬和DC追蹤(亦即基準漂移)加以優化。由於數位訊號處理的成本較低，而且彈性較大，因此改採數位的訊號處理相當有利。圖2顯示的是含同時取樣Δ-Σ轉換器的相同ECG前端。
 |
| 圖2 一般Δ-ΣECG訊號鏈(同時取樣) |
Δ-Σ轉換器能夠以超取樣和雜訊移頻達到極高的解析度效能。比較圖1和圖2後，可看出第二張配置圖的硬體明顯減少，表示成本降低、尺寸縮小及耗電量減少，其中減少了三個區塊，包括高通濾波器、DC阻隔濾波器、增益級，以及大斜率的主動式低通濾波器。
Δ-Σ ADC也能夠大幅降低ADC之前的疊頻消除需求。複雜的主動式疊頻消除濾波器需要多個放大器才能實作，可改用簡單的單極RC濾波器，另外也不需要DC阻隔高通濾波器，因為ADC本身的雜訊比前一種解決方案更少。DC資訊不會遺失，而且能夠以數位方式實作各種濾波器。數位濾波器實作也能夠讓設計人員彈性使用適應性DC移除濾波器，而對於基準漂移達到整體更迅速的反應及更有效的抑制效果。
德州儀器推出的ADS1298採用的是圖2所示的架構，此款裝置針對整個類比前端提供低耗電量的單晶片解決方案，其中運用同時取樣低功耗Δ-Σ轉換器達到縮小尺寸及減少耗電量的絕佳效果，這對於可攜式ECG/EEG應用而言相當重要。
低耗電單晶片設計將勝出
總括而言，ECG訊號接收有多種可行的前端做法，對於整體系統設計而言各有利弊得失。考量可行性，採用大約6之低增益的同時取樣約24位元高解析度ADC是複雜度、耗電量及尺寸方面均為最佳的做法。
(本文作者為德州儀器醫療產品部工程經理)