比利時微電子研究中心(imec)宣布展示高品質的12吋晶圓矽基量子點自旋量子加工技術，元件在1Hz頻率下的平均電荷雜訊為0.6µeV/√Hz，且數值達到統計顯著性。就雜訊表現而言，這些數值是目前在12吋晶圓相容製程中所取得的最低雜訊值。這麼低的雜訊值可以實現高保真度的量子控制，因為降低雜訊對於維持量子相干性與高保真度控制來說是關鍵。在12吋晶圓矽基金屬氧化物半導體(MOS)量子點製程中，此次研究重複取得並再現展示這些數值，可能實現基於矽基量子點的大規模量子電腦。
矽材量子點自旋量子位元是用來實現大規模量子電腦的潛力構件，出於兩大原因：第一，矽材自旋量子位元屢次在實驗室環境中證實了其具備較長的量子相干時間(反映量子儲存資訊時間較長的指標)，並能以高保真度維持量子閘運作，所以這些量子是公認且經過測試、具備現實發展前景的技術。第二，這點對長期可行性來說可能也更為重要，那就是這項潛在技術可與互補式金氧半導體(CMOS)製造技術相容且緊密相連，因此可能可以透過矽基量子點結構所需的先進後段製程內連技術，實現晶圓等級的均勻度與良率。
矽基量子點自旋量子位元目前有好幾種，imec目前都在進行研究。此次研究中，量子點自旋量子採用MOS量子點的結構，該結構就像是修正版的電晶體結構，用來捕獲電子或電洞的單一自旋。為了達到較長的量子相干時間，量子點的雜訊—特別是電荷雜訊，應該盡量越低越好。這種雜訊通常是由剩餘電荷產生，在量子點附近或其內部遭到捕獲，而為了提高自旋量子位元的性能，消弭這些雜訊是重點。最後會由量子點量子位元結構的完整加工堆疊來決定性能，因為任何在堆疊內產生的缺陷都必須盡可能地控制到最小。儘管這點可以透過實驗室工藝來實現，像是能夠減少製程損耗的極溫和剝離製程，但是蝕刻與微影圖形化等業界製造技術卻容易導致元件及介面品質的衰退，尤其是靠近量子點量子位元的矽／二氧化矽(SiO2)介面。因此，與在實驗室加工的元件相比，在專業生產設施製造的Si／SiO2量子點結構，其電荷雜訊通常較高。imec針對基於12吋晶圓Si／SiO2材料的MOS閘極堆疊進行審慎優化及工程設計，成功取得史上最低的平均電荷雜訊，(在1Hz的頻率下)橫跨多個12吋晶圓上的雜訊值只有0.6µeV/√Hz，並運用統計方法進行特徵化。imec研究員暨量子運算研究計畫主持人Kristiaan De Greve表示，相較於目前先進晶圓廠所製成的矽基量子點結構，我們成功展示了降低半個到一個數量級(約三到十倍)的電荷雜訊值，具體因雜訊來源而異，量子點運作也達到驚人的一致性。我們的研究成果證實了12吋晶圓矽基MOS設計為用來製造量子點自旋量子的可靠材料，並突顯了業界在量子位元開發製程的技術成熟度。
另外，用來進行低電荷雜訊元件特徵化的統計分析方法也顯現了這些雜訊來源的重要見解。De Greve補充，了解這些電荷雜訊的來源將能引導我們進一步優化量子點結構。具備低雜訊的量子位元環境及運用CMOS製造技術所展示的均勻度，全都只是一系列技術發展的開端，目標是推動量子晶片升級，最終實現應用量子運算；而就目前的理解，量子運算將會需要上百萬個實體的量子位元。