賽靈思(Xilinx)宣布推出Vivado ML版本，這是基於機器學習(Machine Learning.ML)優化演算法，並且先進地針對團隊協作的設計流程所打造的FPGA 電子設計自動化(Electronic Design Automation，EDA)工具套件，能大幅節省設計時間和成本。
賽靈思(Xilinx)Vivado ML版本與現今的Vivado HLx版本相比，Vivado ML版本將複雜設計的編譯時間縮短5倍，且突破性地提升平均達10%的設計結果品質(Quality of Results,QoR)。
Vivado ML版本支援基於機器學習的演算法來加速設計收斂。該技術具有以機器學習為基礎的邏輯優化、延遲估測和智慧設計執行，可自動執行策略以減少時序收斂的迭代(timing closure iteration)。
賽靈思也同時導入「抽象外殼(Abstract Shell)」的概念，讓用戶在系統中定義多個模組，以增量與並行的方式進行編譯。與傳統完全系統編譯相比，這樣的設計使編譯時間平均縮短了5倍，而最多能縮短17倍。抽象外殼還可以將設計細節隱藏在模組之外，以協助保護客戶的IP，這對於FaaS（FPGA-as-a-Service）應用和加值系統整合商至關重要。
此外，Vivado ML版本改善與Vivado IP Integrator之間的協作設計，可使用全新「模塊設計容器(Block Design Container,BDC)」功能達成模組化設計。這項功能促進了針對團隊協作的設計方法，並允許採用分治(divide-and-conquer)策略來處理多個站點共同合作的大型設計。
諸如賽靈思Dynamic Function eXchange(DFX)等獨特的靈活應變功能，可透過在執行期間遠端動態加載客製化硬體加速器，以更有效地利用晶片資源。DFX具備在幾毫秒內加載設計模組的能力，藉此開闢了許多全新的使用案例，例如汽車在處理影格(frame)資料時可切換不同的視覺演算法，以及基因分析在進行DNA定序過程中可切換不同演算法。