224G互連開啟架構重設戰場　效能之牆逼近物理極限

AI與高效能運算應用需求激增，正築起一道效能之牆(Performance Wall)，並驅動系統設計在架構上朝封裝基板(Substrate)靠攏。對系統架構師而言，掌握實體布局距離的縮短，以及電路板與基板之間的互連設計，已成為提升系統速度與能效的核心關鍵。

傳統電路板端互連的物理極限，已成為限制資料中心效能提升的主要阻礙。從球柵陣列(Ball Grid Array, BGA)、表面黏著技術(Surface Mount Technology, SMT)焊點，到銅柱(Copper Pillar)等先進微電子連接技術，每一個互連節點都代表潛在的訊號損耗風險。

儘管先進材料可在一定程度上改善，但仍無法從根本解決問題；高頻訊號即使在基板上傳輸極短距離，仍會損耗大量功率。因此，系統架構師的核心目標已然轉變：如今的重點在於消除會降低效能的轉換節點，如導過孔、長PCB走線，以達到最佳化整體電氣通道的目的。

這一現狀推動了互連技術開始轉向緊鄰主處理器(Near-ASIC)架構，或與主處理器整合(晶片直連，On-ASIC)」。系統架構師現在必須評估這類全新層級的解決方案，包括Near-ASIC設計，以及共封裝銅互連(Co-Packaged Copper, CPC)、共封裝光學(CPO)等On-ASIC技術。由於連接器直接連接至基板屬於新的應用方式，架構師必須以全新的專業視角來應對。關鍵的挑戰已從單純的選擇技術，轉變為掌握一套全新的設計理念，而這一切的起點，必須從更深入理解效能之牆的本質開始。

現代系統設計中的效能之牆

更高的資料傳輸率引發了一系列相互關聯的問題，使得傳統板端設計難以延伸，歸根究柢，核心在於這是一場訊號完整性危機。從晶片、基板到主機板，在互連路徑中每一個轉接節點所累積的訊號損耗，都在不斷削弱高頻傳輸的品質。

訊號衰減進一步轉為功耗挑戰，促使系統需要更強的驅動訊號來克服損耗，這又會增加熱能和整體的系統功耗。設計工程師通常必須加入昂貴的元件(如重定時器Retimers)來增強訊號，進一步增加了系統的複雜性和功耗。這種現象通常被稱為I/O功耗牆(I/O Power Wall)，這代表一個臨界點：資料傳輸所消耗的能量，已與處理資料本身相當。數十年來，這個問題一直困擾著業界，隨著我們已向224G傳輸速率邁向(其奈奎斯特頻率超過50 GHz)，更將傳統PCB材料推向了物理極限。

密度危機進一步加劇了訊號完整性的挑戰。即使在相同傳輸速率下，將系統中GPU數量翻倍，也會使傳統布線變得極為困難。先進的現代交換機和GPU設計，可能需要在晶片周圍的受限區域內配置超過1024對差分訊號線。在某些極端情況下，訊號損耗會嚴重到架構師甚至無法使用基板的外邊緣來進行布線。密度的挑戰不僅限於布線，更影響連接器間距、逃逸布線(Escape Routing)、功率密度和熱管理。當針對224G及更高傳輸速率進行規劃與設計時，訊號衰減、功耗需求和密度限制的多重壓力下，突顯了傳統方法的侷限性。

定義新格局：Near-ASIC與On-ASIC

在Near-ASIC與On-ASIC解決方案之間做出抉擇，需要一系列明確的架構決策。一個常用的經驗法則是：Near-ASIC設計中，從PCB到基板的轉換大約會產生約3 dB的訊號損耗。而224G On-ASIC解決方案的效能目標則極為嚴苛，通常要求在高達56GHz的頻率下，插入損耗需低於-1.0 dB，回波損耗需低於-17 dB，以保持極致的訊號完整性。

Near-ASIC架構

Near-ASIC為全PCB走線提供了一種效能更佳的替代方案。由於它們仍配置於主機板上，通常仰賴業界熟悉的SMT焊接技術，在效能提升與成熟製程之間取得平衡。在標準PCB上實現這些方案，通常需要極高的層板數(超過30層)才能滿足布線密度要求，這會顯著增加電路板成本。

當上市時間為關鍵考量時，這種途徑往往是首選，因為它提供了一種經過驗證的解決方案，能夠確保系統如期推出。然而，這種方法的可行性取決於系統的整體損耗預算，以及是否能夠容忍從電路板到基板轉換過程中所產生的額外訊號損耗。對於專注在上市時間的架構師而言，On-ASIC途徑的設計十分複雜並具有潛在風險，使得Near-ASIC解決方案顯得更具吸引力。

On-ASIC架構

On-ASIC解決方案直接整合在先進的基板上，實現更細的走線和更高的布線密度。Near-ASIC設計會透過增加層板數，因而推高主機板成本，而On-ASIC途徑則是將成本轉移到基板本身。基板通常是系統中僅次於處理器晶粒的第二大昂貴元件，因此需要特別優先考慮保護設計。該解決方案受益於可重工與壓接式互連技術，不僅能穩定運作，也可焊接所帶來的各種挑戰。

展望未來，業界甚至正在探索以玻璃或矽取代有機基板，以應對未來的效能需求。這些材料提供了更優異的尺寸穩定性和平整度，有助於緩解基板翹曲等問題，同時支援更精細的電路結構。

共封裝銅纜(CPC)與封裝光學(CPO)比較

CPC將成熟且低成本的銅纜技術延伸至短距離應用，在此類應用中，經驗證的可靠度是關鍵因素。銅纜是成熟可靠的介質，其可靠性和實現方法都已得到充分驗證。然而，其主要缺點在於，每次升級到新的速率世代時，都需要進行大幅度且昂貴的通道重新設計，此過程耗時且成本高昂，可能會延誤系統的開發。

CPO則提供了一條不同的技術路徑，從根本上解決了訊號傳輸距離和完整性方面的難題。然而，這種優勢也帶來了更高的初始成本和新的製造複雜度，因為需要將許多新元件整合至系統中。波長分波多工(Wavelength Division Multiplexing, WDM)等技術允許多個資料流程在單根光纖上傳輸，進一步增強了這一優勢。透過解決核心訊號完整性問題，CPO開創了一個新的創新週期。它支援先進的系統設計，例如將元件解構為可獨立升級的硬體，對於超大規模資料中心而言，這是一項顯著優勢。

最終，CPC和CPO之間的選擇通常取決於成本效益分析。雖然量產型CPO系統尚未普及，但一些超大規模資料中心雲端業者可能更注重CPO的長期靈活性，以滿足其快速更新週期的需求。相比之下，對於要求系統具有更長使用壽命與多次速度升級的電訊產業而言，往往會優先考慮CPC久經考驗的可靠度和較低的初期投資。

宏觀視角：邁向晶片級連接的產業轉變

高速互連技術向晶片端轉移是產業的必然趨勢，也是高速資料傳輸物理極限的直接結果。在當今高速環境下取得成功，需要早期階段的深入合作。在此趨勢下，相關業者如Molex正在與從晶片開發商到終端使用者的整個生態系公司共同開發(Co-engineer)解決方案。從成熟的Near-ASIC解決方案中累積的可靠工程經驗，可直接引導On-ASIC策略的發展，該策略優先考慮穩健、可重工的設計，以保護高價值的基板。

未來成功的關鍵，取決於選擇一個具備跨界生態系專業知識的合作夥伴，該夥伴須同時精通Near-ASIC解決方案以及CPC、CPO等On-ASIC技術，並具備與整個價值鏈攜手合作的能力。這種緊密的合作，使Molex莫仕能夠開發出支援更快速資料處理的On-ASIC解決方案，以及為下一代網路能效和擴充性的CPC和CPO技術。展望未來，業界正積極應對產業下一個重大瓶頸——密度，而光學技術有望在此挑戰中展現長期優勢。

(本文由Molex莫仕提供)