效能/傳輸速率提高　PCIe 2.0量測挑戰加劇

PCIe裝置有很多種形式，可以是整合在主機板上的IC，也可以是插在擴充槽上的擴充卡。現有的PCIe裝置有網路卡、磁碟控制器、晶片組、個人電腦、交換機模組、以及附加卡如顯示卡、繪圖卡等。而新問世的PCIe序列介面技術克服了傳統並列式PCI和PCI-X匯流排的缺點，並取而代之。  

PCI持續演進　傳輸速率暴增  

PCI SIG組織成立於1992年，目的為制訂和管理PCI與PCIe匯流排技術標準。PCI SIG產業組織的成員包含九百多家知名公司，主要任務在於支援新的測試需求、維持向下相容性、促進I/O技術的長久發展以及因應市場的需求等。  

2007年，PCIe 2.0正式發表，新版的標準將資料速率從2.5GT/s提高一倍到5GT/s，亦即一個x16的接頭每個方向能以高達80GT/s的速度傳送資料。頻寬變高讓開發人員和設計人員得以設計出更窄的互連接線，有助於提高效率和降低成本。  

除此之外，PCIe 2.0也可以與PCIe 1.1和1.0a相容；因此，以2.0標準所設計的裝置和主機板也可以與之前的標準互通。新的標準改良了點對點的資料傳輸通訊協定及其軟體架構，對抖動和探棒測試的耐受性也變得更好。  

PCIe的規格解決了開發者和設計者面臨的商業和技術需求，只要依循這套標準設計產品，即可確保兩個PCIe裝置之間可以相容互通。設計/開發者的商業需求包括降低開發成本、縮短上市時間、當資料速率或鏈接頻寬提高時可保障既有投資，以及保證產品的相容性等。而在解決技術的需求方面，PCIe技術因採用更強健的通訊協定，而能在發生傳輸錯誤時，維持連線不中斷。舉例來說，如果傳輸時出現錯誤狀況，通訊協定會要求重新傳送封包，因此，工程師得以更快速地驗證出裝置的效能，以符合規格的要求。  

PCIe 2.0驗證測試不可或缺　量測工具全員到齊  

PCIe 2.0的驗證測試一般會從實體層(PHY Layer)開始，然後是資料鏈接層(Data Link Layer)，最後是交易層(Transaction Layer)。實體層量測的目的在於確保基本參數，如頻率和電壓擺盪能符合規格要求，使兩個PCIe裝置之間可以相互通訊。其他較複雜的量測如抖動分析或抖動容許度量測，則可以確保兩個裝置能可靠地長時間傳送大量的位元和位元組資料。  

驗證測試的第二個步驟的重點在於產生通訊流量並插入一些錯誤，以確保匯流排上可以正確地傳送資料封包，且可以還原出任何毀損的資料。最後一個階段則是要測試交易層，讓兩個裝置可以交互傳送正確的通訊封包，以符合應用的需求。

交易層測試包含效能測試以確保匯流排的最大頻寬和最小延遲時間(Latency)符合規定，以及功能測試以確保交易層可以適當地處理任何可能出現的錯誤。圖1列出了這三層所要測試的參數範例，以及通常會使用的工具。

圖1　PCIe 2.0每一層的驗證目的與範例

目前已有廠商提供了一系列完善的測試工具，可以支援PCIe 2.0的設計驗證測試之需。且若獲得PCI SIG選為正式的黃金級(Gold)測試工具合作廠商，所提供的設備將可用以測試實體層和通訊協定層。  

若要全面涵蓋PCIe 2.0的驗證需求，就需要各種的測試設備，包括示波器、誤碼率測試儀(BERT)、碼型/雜訊產生器、通訊協定分析儀/模擬試驗器(Exerciser)、干擾器(Jammer)和通訊協定相容性驗證測試卡等。這些產品可以單獨使用，或結合在一起使用，在每一個實作層進行必要的驗證測試。模擬試驗器和通訊協定測試卡(PTC)--包括Link Training和Status State Machine(LTSSM)則可以支援通訊流量產生、通訊協定層驗證及效能測試等需求。  

碼型/雜訊產生器可用以產生各種碼型和脈衝訊號，對接收器和收發器進行壓力測試(Stress Test)；即時和取樣示波器可以驗證訊號的完整性(Signal Integrity)；BERT可以測試抖動的容許度(Jitter Tolerance)；通訊協定分析儀則可以深入資料鏈接層和交易層，擷取重要資訊。  

除了量測PCIe 2.0產品的標稱效能(Nominal Performance)之外，也有必要評估產品在錯誤狀況下的效能。在開發的過程中，可以使用錯誤注入工具來測試裝置的效能，以確保它在更嚴苛的環境中也能維持可接受的運作狀態。  

抖動容許度測試為實作層測試一大重點  

實體層測試的重點之一，是對PCIe接收器進行抖動容許度測試。PCIe 2.0對接收器抖動容許度的定義更為詳盡明確，特別是針對接收器的測試，明訂出幾種新的抖動類型，包括分散在頻譜上(Spectrally Distributed)的隨機抖動(RJ)、雙頻(Dual Tone)的確定性抖動(DJ)及殘存的展頻時脈(SSC)等。  

圖2所示為分散在頻譜上的隨機抖動，此圖顯示的是抖動量與頻率的關係。白色雜訊(頻寬無線大)在所有頻率的能量都一樣大，這項規格要求在較低頻率的隨機抖動量較大，在較高頻率的隨機抖動量則較小，實際的量取決於測試案例(Test Case)。邊角頻率(Corner Frequency)為1.5MHz，且濾波器的切截線非常陡(磚牆濾波器)。

圖2　抖動量與頻率之關係

圖3所示為雙頻確定性抖動的概念，通常確定性抖動會在某一個頻率，以正弦抖動的型態呈現，且其頻率可能會隨著時間而改變(抖動容許度量測)。雙頻的方法會同時使用兩個正弦訊號，一個在較低的頻率，另一個在較高的頻率。有時候，較低頻率的訊號可能會在頻帶的最低和最高頻率之間不停地掃動。兩種訊號實際的大小取決於測試案例。

圖3　雙頻確定性抖動表現

圖4顯示的是展頻調變(SSC)的架構圖，這種調變是由SSC的變動量(典型值為500ppm)，以及SSC的頻率(一般為30k～33kHz)所組成。該變動量通常會往下減，因此，若資料速率為5Gbit/s，則500ppm的變動量代表資料速率會在5Gbit/s和4.975Gbit/s之間變動，變動的頻率介於30k～33kHz之間。理想的調變形狀為三角形，但實際上可以使用介於正弦波和三角波之間的任何形狀波形。

圖4　展頻調變架構圖

誤碼率測試儀可以量測裝置輸入端的抖動容許度特性，它可以模擬出規格中所要求的壓力條件，例如符合PCIe 2.0標準所要求的隨機抖動、雙頻週期性抖動、符號碼間干擾(ISI)、正弦干擾、SSC和殘存SSC等，以檢查裝置是否符合標準。

裝置必須在所謂的迴返(Loop Back)模式中進行測試，可以透過J-BERT的碼型序列編排器(Pattern Sequencer)來激發啟動。研發工程師可以運用自動化的抖動容許度掃描測試功能，節省許多寶貴的測試時間。在訊號分析方面，它也內建了時脈資料回復、快速的總抖動量測、BERT掃描、眼圖和眼圖模板(Mask)測試等工具，以評估PCIe 2.0的設計。  

預設錯誤條件　PCIe測試更加貼近真實  

測試PCIe的產品時，須要考量幾個測試階段，包括各個零組件的功能測試、完整的系統測試、確保互通性(Interoperability)的相容性驗證測試、以及仿用戶環境的模擬測試等。  

若能在每一個測試階段產生所需的錯誤條件，就可以在真實世界的環境中，對PCIe產品進行壓力測試。產生已知的錯誤條件有幾種選擇，其一是使用模擬工具，它可以產生許多的測試條件，但一次只能測試單一個零組件，然而若想確保系統是可靠的，就必須測試整個系統。PCI模擬試驗器同樣可以提供很多的控制功能，以產生不同的測試情景，但一樣無法測試整個系統，包括作業系統(OS)和驅動程式。  

另外，也可以使用已知不良的裝置來產生錯誤條件，但其應用性較有限，且很難控制，因為錯誤可能造成產品的不穩定。還有一種選擇是修改待測裝置，以複製出錯誤條件，這種做法的成本較低，但卻很難維護。  

進行系統測試或想要模擬用戶的環境時，必須要能加入錯誤的條件，以複製出產品的使用狀況。然而，若要有效，錯誤的注入必須在系統沒有感覺的情況下進行。 在已知的錯誤條件下量測PCIe裝置，可以確保產品更加可靠。選擇適合的工具，可以讓設計人員在真實的系統中，測試PCIe 2.0裝置或軟體驅動程式，且不會受限於作業系統和應用軟體的類型。  

典型的設置方式中，錯誤注入工具會置於兩個裝置之間，且對旁邊的裝置沒有任何影響。它可以經過設定，隨時修改實際的PCIe傳輸資料，以產生有干擾的測試情景。使用者幾乎可以設定產生所有想得到的錯誤修復測試案例，包括可修復的錯誤和不可修復的錯誤。如此一來，開發人員和測試工程師就可以改善產品的錯誤處置能力，以免到後期還要修改或回收產品。  

總而言之，對許多高效能的應用來說，PCIe技術已然成為互連標準首選。PCIe 2.0的效能更高，尤其是可達到的資料速率提高了一倍。但在此同時，額外的規格要求也帶來了新的測試挑戰，例如抖動容許度的測試。所有互連系統在本質上都有一個特點，那就是它所存在的環境是非常多變的。若想做出可靠的產品，就得模擬出這樣的變動性，也就是在已知的錯誤條件下，進行一些干擾測試。  

驗證PCIe產品牽涉到各種的測試和除錯工作，必須分別使用不同的工具和專業，因此，需要很多的測試解決方案。而已有供應商提供了一系列完善的PCIe測試工具，可以涵蓋各個階段/層次的所有測試需求，同時加速相關產品的問世。  

(本文作者為安捷倫電子量測事業群行銷處市場專案經理)