使用經過驗證的FPGA架構參考設計，來實行先進的OFDMA符號層次處理演算法，是加速WiMAX或3GPP長期演進通訊協定之類設計的絕佳起始點，而利用FPGA架構來實現IEEE 802.16e系統中靈活性且高傳輸率的DSP平台，將能實行符號處理的部分功能以及達到節省高達18個月的開發時間，有效且快速地部署具擴展性的系統。
使用經過驗證的FPGA架構參考設計，來實行先進的OFDMA符號層次處理演算法，是加速WiMAX或3GPP長期演進通訊協定之類設計的絕佳起始點，而利用FPGA架構來實現IEEE 802.16e系統中靈活性且高傳輸率的DSP平台，將能實行符號處理的部分功能以及達到節省高達18個月的開發時間，有效且快速地部署具擴展性的系統。
針對全球微波存取互通介面標準(Worldwide Interoperability For Microwave Access, WiMAX)所開發的可擴展式正交多工分頻存取(Orthogonal Frequency Division Multiple Access, OFDMA)引擎(圖1)，可以被用於加速依據IEEE 802.16標準所開發的行動式寬頻無線網路。可擴展式OFDMA是行動式WiMAX背後的重要科技，並被廣泛地視為包括在3GPP與3GPP2等未來寬頻無線通訊協定長期演進(Long Term Evolution, LTE)標準中的關鍵應用技術。
可擴展式OFDMA引擎可以處理以下的功能特性：支援128、512、1K與2K FFT大小，以解決從1.25M～20MHz的可變式頻寬；支援下行的部分使用次通道配置(Partial Usage Of Subchannels, PUSC)與完全使用次通道配置(Full Usage Of Subchannels, FUSC)，以及上行的PUSC指令式方案；支援固定式與可變式引導與運行設置循環字首插入；高度可參數化設計，以及為有效率地使用FPGA元件資源進行最佳化。
設計WiMAX實體層系統
WiMAX具有極大的市場潛力，已經成為備受矚目的寬頻無線存取技術，想要做出具競爭力的系統必須選擇能夠提供靈活性、擴展性的矽晶片平台，以及零風險的成本降低途徑。
廣泛的無線應用環境系列產品包含眾多的FPGA系列元件、矽智財(Intellectual Property, IP)、參考設計、開發板與WiMAX認證，以及來自合作夥伴的現成通道與射頻卡解決方案，透過這些產品與合作夥伴的協助，WiMAX的原始設備製造商 (OEM)可加快其內部解決方案的設計速度，或是購買完整的現成解決方案，以便利用FPGA架構的WiMAX設計及更快進入市場。
圖2顯示用於這個參考設計以在WiMAX基地台內實行可擴展式OFDMA實體層中的模組，可擴展式OFDMA參考設計展現WiMAX實體層中已經做好規範定義的模組，因此這個設計可以做為黑盒子，以減少開發時間。透過這種方式，便可集中心力與資源去實行更具有差異性的零組件。
實體層主要是用於進行OFDMA的調節，資料將映射在頻域中可使用的載波之上，這種資料可以跨越無線電頻道進行搬運，它將使用反向快速傅利葉轉換 (Inverse Fast Fourier Transform, IFFT)作業來進行時域轉換，想要為同步性錯誤提供多重路徑的免除與寬容度，將會附加循環字首到時域中，以做為資料的代表。
OFDMA調節支援多重模式，以便容納多樣的通道頻寬，這種可擴展式架構可以透過使用不同的FFT/IFFT大小來達成。表1顯示所支援的通道頻寬，這個參考設計支援所有的模式。
一個OFDMA符號是由一些具有相同大小傅利葉轉換的載波所組成，OFDMA符號是由以下的組合所構成：
想要支援多重存取，資料副載波將被分割到群組中以組成次通道，副載波組成的次通道將會分散地跨越到所有可用的載波之中，特定的使用者將會分派一些不同的次通道，以進行資料的傳送與接收(圖3)。
次通道化與解次通道化模組會映射與解映射未處理過的匯集資料，傳送到次通道中特定的副載波內，變換方程式會映射次通道到OFDMA符號中的實體副載波上，方程式會隨著進行上行與下行，以及FUSC與PUSC模式而有所不同。資料與引導副載波索引在FUSC與PUSC模式下將會產生差異性：
下行FUSC
在FUSC中，內有一組共用的引導副載波，而在PUSC中，每個次通道中包含它自己一組的引導副載波。使用者為資料傳送分派時槽，這些時槽代表最小的可能資料單位，時槽是透過時間與次通道的寬度所定義，且它會依據以下的操作模式而有不同的變化(表2)，對下行的FUSC來說，一個時槽是由一個OFDMA符號所組成的單一次通道；對下行的PUSC來說，一個時槽是由兩個OFDMA符號所組成的單一次通道；對上行的PUSC來說，一個時槽是由3個OFDMA符號所組成的單一次通道。在PUSC模式下，使用者資料的單一封包會分散到多重的OFDMA符號上。
FPGA相當適用於進行FFT與IFFT處理，因為它們具備進行高速複雜乘法運算的能力。
數位訊號處理器(DSP)一般具有最多8個特定的乘法器，若透過Altera新的Stratix III FPGA E中的EP3SE110元件可轉化為高達896個18×18乘法器，以提供約500GMACS的傳輸率，比目前的DSP多近100倍的處理能力。FPGA 與DSP之間在訊號處理能力上有如此巨大的差異，可進一步推動基地台在部署例如空時碼(Space Time Codes, STC)、波束成型與多重輸入多重輸出(Multiple-input Multiple-output, MIMO)方案等先進的、多重天線技術的處理能力。
OFDM與MIMO的結合已被廣泛視為在目前與未來的WiMAX與3GPP長期演進無線系統中，想要達到更高資料率的關鍵啟動力量。當多重傳送與接收天線已經在基地台中使用時，OFDMA符號處理功能將會在執行MIMO解碼之前，個別地在每個天線串流中實現。
符號層級的複雜度將隨著在DSP上實行的天線數量增加，而出現線性的成長，以便能夠執行序列式操作。相對來說，在FPGA中採用多重天線架構的實行較具規模，使得在實行時顯得非常有效率，可以提供平行式處理，並且可在多重天線的資料之間進行分時多工作業。
可擴展式OFDMA具傳送與接收功能
可擴展式OFDMA引擎是由傳送與接收正交多工分頻(Orthogonal Frequency Division Multiplexing, OFDM)核心以及傳送與接收次通道化等兩個部分所構成。
OFDM核心控管FFT運算與循環字首的附加與移除，FFT的大小是一個參數，必須在合成時進行指定，但是可以在執行時變更保護區間。
下行OFDM核心(圖4)模組執行頻域輸入資料的反向傅利葉轉換，並增加循環字首到產生的時域資料之上。循環字首附加模組包含一個控制器，可以做為從 FFT輸出封包的緩衝區，並增加相對於輸出封包開端一樣的內容到輸出封包的結尾之上，如此一來將需要非常大的記憶體資源，這個硬體架構已經進行過特殊設計，如果數據機在時域雙工(Time Division Duplex, TDD)模式下運作時，其中的嵌入式記憶體可以跟上行OFDM核心共享。
上行OFDM核心(圖5)模組執行時域輸入資料的FFT作業，並移除循環字首，必須提供同步化訊號以指定循環字首的起點，移除循環字首模塊會在循環字首期間忽略資料，並將剩餘的樣本寫入到FFT輸入緩衝區中。
當通道特性變更之後，在循環字首時間的起點之後，便可能不會一直有同步脈衝，這個硬體已經被設計來處理這種狀況，但是脈衝的變化程度將被限制在循環字首的時間之內，且起始脈衝將不會在前置符號完全被時脈進入前出現。
FFT巨集核心(MegaCore)功能是一種參數化的矽智財核心，它可為FPGA進行最佳化，並可以依據使用者所考量的不同傳輸量與資源的利用狀態，使用數種架構來進行參數化。
此外，它同時具備執行前向與逆向轉換的能力，在這個特定的設計中，硬體架構是選擇最小化的資源使用量，並套用以下的參數：加速模式、單一輸出引擎、引擎的單一例化以及16位元的內部與資料輸入/輸出精密寬度。
此外，這個參考設計實行兩個時域，因此它可以在FFT巨集核心功能中運用時間共享與最小化資源利用，FFT巨集核心功能可產生模塊浮點輸出資料，並將所提供的輸入與輸出資料寬度的輸出動態範圍最大化。
為確保每個輸出資料封包的基數點是相等的，輸出的定點資料必須依據輸出的指數所定義的位數進行移位，每個輸出封包的基數點的位數必須相同，將必須成比例地縮放到所輸出指數的位數上。
然而，進行乘法運算、向左移位可能會造成溢位問題，因為輸出封包的動態範圍已經透過FFT巨集核心功能進行最大化，因此須要為OFDM符號定義最大的輸出指數，並相對地將其他的輸出封包移位。
這個運算可以透過桶型移位器來執行，然而，針對這種形式演算法的硬體將非常昂貴且顯得有些沒有必要，OFDM符號的輸入分配都是相似的，且這將造成透過 FFT引擎處理的每個符號都有相似的指數，如此一來，將只需一種以較小數值來支援移位的簡單參數化轉換器，這將會是更為經濟的解決方案。
使用這個轉換器將可以參數化移位的數量為任何一個2的倍數，且可以指定輸入的位元寬度，參考的指數可以在外部設定，若選擇不正確的數值，將造成動態範圍的降低。
頻域所代表的資料是由控制模組所構成，用以產生相對應的RAM儲存模組的讀取與寫入位址。未處理的輸入時槽將放在記憶體模組中，並透過跨越頻域的方式來分配資料樣本，用次通道化模組(圖6)來構成OFDMA符號，並產生必須的引導與保護載波。
FFT的大小必須在合成時進行設置，但是在運作模式(FUSC/PUSC)與IDCell的值可以在執行時進行設置，在PUSC模式下，至少需要有兩個資料符號傳送到緩衝區，在這個模式中，兩個符號將必須同時被構成。
解次通道化模組將執行以下的處理程序，以便從接收到的OFDMA符號中萃取出資料時槽：
使用FPGA來實行IEEE 802.16e認證系統具上述多種優勢，一個具備靈活性、高傳輸率的DSP平台須要採用FPGA架構平台來實現。此外，這個參考設計展現如何實行符號處理的部分功能以及如何能夠達到節省高達18個月的開發時間，快速部署具擴展性的系統。