現場可編程閘陣列(FPGA)技術邁向重要里程碑。賽靈思(Xilinx)日前透過新開發的UltraScale可編程晶片架構，成功結合20奈米與3D IC封裝先進製程，量產特定應用積體電路(ASIC)等級的FPGA，不僅可實現內建440萬邏輯單元的超高密度，亦可堆疊三層邏輯與類比晶片，支援高速且多元的運算功能，將再度推進FPGA取代ASIC的腳步。
現場可編程閘陣列(FPGA)技術邁向重要里程碑。賽靈思(Xilinx)日前透過新開發的UltraScale可編程晶片架構，成功結合20奈米與3D IC封裝先進製程，量產特定應用積體電路(ASIC)等級的FPGA，不僅可實現內建440萬邏輯單元的超高密度，亦可堆疊三層邏輯與類比晶片，支援高速且多元的運算功能，將再度推進FPGA取代ASIC的腳步。
 |
| 賽靈思全球品質控管與新產品導入資深副總裁湯立人提到，賽靈思正研擬與台積電擴大合作，除在台積Fab 12廠生產外，也將同步在新的Fab15廠投片 |
賽靈思全球品質控管與新產品導入資深副總裁湯立人表示，在28奈米、2.5D矽中介層(Interposer)封裝世代，FPGA已能整合中央處理器(CPU)、數位訊號處理器(DSP)和微控制器(MCU)等核心，實現ASIC完整功能；不過，隨著市場對晶片效能需求不斷翻升，FPGA製程也要繼續向前邁進，近期賽靈思已攜手台積電率先從28奈米微縮至20奈米，並首度導入CoWoS(Chip on Wafer on Substrate)3D堆疊製程，將成為FPGA技術與應用的關鍵轉捩點。
湯立人進一步強調，除了製程進步以外，該公司也打造全新的UltraScale架構，強化晶片電路布局以支援大量的資料流，並提升內部功能區塊的互連性能，讓FPGA真正晉升ASIC等級產品。
事實上，傳統的特定應用標準產品(ASSP)、ASIC，以及近期開始冒出頭的SoC FPGA應用領域非常相近，前兩者雖針對特殊應用優化晶片效能，並客製化周邊輸入/輸出(I/O)配置，但ASSP不容易實現差異化特色，而ASIC的開發又極度耗時且成本驚人，因此業界欲以FPGA取代的聲浪不絕於耳。
然而，湯立人坦言，FPGA取代ASIC的發展仍面臨一些瓶頸，主要是28奈米製程可達成邏輯單元密度有限，且現有SoC FPGA架構的布線延遲和時脈相位差也對效能帶來一定程度影響。隨著20奈米、3D封裝的UltraScale FPGA問世，上述桎梏都能逐一突破，內建邏輯單元的使用率也能從28奈米方案的75～80%上升至90%，將效能發揮得淋漓盡致。
以四顆100GHz收發器的系統為例，以往須採用兩顆28奈米FPGA才能實現，但現在只要一顆20奈米FPGA就足夠，遂能降低35%的每埠設計成本，每埠功耗也大幅下降50%。
湯立人指出，未來包括電信骨幹網路、資料中心設備、視覺運算系統、能源和工廠管理都將具備智慧功能，而高效能的20奈米FPGA，以及下世代的16奈米方案將是實現此願景的重要推手。至於28奈米FPGA，因製程生命週期較長又具經濟效益，可望向下延伸至中低階系統應用。