隨著行動電話日益強大的應用效能和功能，使得系統操作功耗及待命功耗變得更大。設計人員於是率先利用超深次微米製程技術(130奈米，90奈米和65奈米)...
隨著行動電話日益強大的應用效能和功能，使得系統操作功耗及待命功耗變得更大。設計人員於是率先利用超深次微米製程技術(130奈米，90奈米和65奈米)，開發他們的微處理器，因為他們發現在製造微處理器時，更薄的氧化層和更小的通道長度，可以得到速度更快的電晶體。但是，由於電壓降低的程度跟不上氧化層變薄的速度，因此所產生的系統解決方案會有很大的漏電流，這顯然會縮短電池的使用時間。
本文中，我們將檢視單晶片解決方案所使用的某些電源管理技術，以及技術的演進，如何延長電池的壽命。
電源供應的消耗可分成三大類：工作模式的電流消耗、待命模式的電流消耗(有時也稱為睡眠模式)，以及關機模式的漏電流。
在工作模式下，功耗是靜態偏壓電流功耗以及交換式或時脈驅動式(動態)功耗平均值的總和。待命模式則是一種低功耗狀態，它會閘控或切斷所有的時脈訊號，使得大部份的動態功耗都停止。
在這個模式下，電池壽命時間主要由靜態電流決定。最後則是關機模式，它的功耗值是次臨介漏電流(Sub-Threshold Leakage)的函數。所謂次臨介漏電流是指晶片進入關機狀態，但輸入電源仍存在時，晶片會出現的電流消耗。
如果超深次微米CMOS製程能應付電池的更高電壓(4.3 V至5.4V)，關機模式的漏電流就不成為問題，因為這種製程讓有效通道變得更長，閘極氧化層變得更厚。同樣的，正常工作模式的電源消耗會變得較小，因為就工作頻率而言，這類製程的速度很慢，而動態功耗又是電容、頻率和輸入電源的函數。
所以當我們討論超深次微米的電源管理時，必須解決電源管理電路的直接電池連結(Direct Battery Hookup, DBH)問題。低壓降穩壓器(LDO)以及交換式直流降壓轉換器是只要經過簡單修改，就能完成這項工作的兩種最常見電路。
在典型的低壓降穩壓器設計中，絕大多數的電晶體都會接觸到輸入電源的電壓，這可能是汲極至源極電壓(VDS)、閘極至源極電壓(VGS)、閘極至汲極電壓 (VGD)、閘極至基底電壓(VGB)或是它們的各種組合，因此對於簡單的設計，所用元件的額定電壓至少必須等於電池電壓，例如在1.5 VCMOS製程中，最大值就是1.8V。
製程技術的最新發展已能在不提高成本的情形下，為排列整齊的核心電晶體加入汲極延伸區(Drain-Extension)，這使得典型NMOS或PMOS 核心電晶體的VDS，以及隨之而來的VGD都能夠擴大至更高電壓。由於這種方法不會將VGS延伸至更高電壓，因此在傳統設計中，若要將電路連接至電池，就必須謹慎選擇適當元件，同時使用大量的箝位電路，它們在電源啟動時或是暫態負載條件下都必須能夠正常工作。
不幸的是，這類設計卻無法充份利用未來的超深次微米製程所可能帶來的微縮好處，因為汲極延伸型電晶體的縮小程度並不如核心電晶體。解決方法之一是讓雙 PMOS串接型電流鏡(Current Mirror)的四週電路自行穩壓，只要有負回授機制對該電路的輸入端進行穩壓或箝位，這種技術就能讓絕大多數的核心電路承受電池的電壓。對於PMOS LDO來說，採用此技術的新電路會利用LDO固有的回授機制，將誤差放大器穩定在核心電壓，有時它就是LDO的輸出電壓。這種架構需要一組箝位二極體，並將它們跨接在功率FET(無論PMOS或NMOS)的閘極和源極之間，晶片面積對它們來說並不是問題。
除此之外，這些箝位二極體還提供低成本而有效率的輸出短路限流功能，這是LDO用於終端客戶系統時所必備的功能。此時，PMOS/NMOS導通電晶體必須使用汲極延伸型元件，而電池供應電壓所能增加的上限就成為VDS最大額定值的函數。
直流電源轉換器和電池間的介面主要由兩個方塊構成，分別是輸出驅動器和電壓位準移動器/前置驅動器。交換式穩壓器的輸出驅動器可使用串接的汲極延伸型 PMOS(DEPMOS)元件，再搭配高電壓閘極(HVG-1.8V)PMOS元件做為上端開關，下端開關或是同步整流器可使用串接的汲極延伸型NMOS (DENMOS)元件及核心(1.3/1.5 V)NMOS元件。這種串接結構的優點是它能在高電壓下工作、漏電流更小、使用單顆DEPMOS元件時必須切換的閘極至汲極電容(CGD) 也更小。
電池會連線至HVG PMOS元件，而它的VGS最大值遠小於VBAT，因此必須提供一個保護機制來保護兩顆元件的VGS電壓。它還需要一組電路來產生固定電壓PBIAS，此電壓則是參考自電池電壓。這個電路的最簡單型式是將一顆電阻連接至電源，讓通過它的電流在電阻兩端產生電壓，我們還必須追蹤這個電阻值的變化，以便提供相對穩定的輸入電源參考電壓。PBIAS電壓的設定必須使得VBAT-PBIAS少於電晶體的VGS最大值，串接的DEPMOS元件就是使用PBIAS做為偏壓。在驅動HVG PMOS元件時，電壓位準移動器/前置驅動器的電壓會在VBAT和VBAT-PBIAS之間擺動。電壓位準移動器/前置驅動器的設計也能採用與輸出FET 相同的串接方法，我們可以使用一個傳統的電壓位準移動器，在它的PMOS端和NMOS端串接汲極延伸型電晶體，然後在電路工作時使用同樣的PBIAS電壓進行控制，防止電壓逸出正常範圍。
利用高效能的超深次微米CMOS製程來整合外部系統的前置穩壓器，再把它分割成數顆體積較小的內部電晶體，即可將這類功能整合所佔用的晶片面積減至最少。由於單位面積的電晶體驅動電流更大，導通電晶體的體積也將縮小，通常這類電晶體會佔用最多的晶片面積。另外，某些較嚴格的類比和射頻規格限制條件也只適用於一個或兩個LDO，例如100mA的LDO可分成一個50mA的數位LDO、一個10mA的射頻LDO和一個40mA的類比LDO。對於數位LDO來說，電源拒斥比(PSR)和精準度都不是重要考慮，因此功率FET的體積可以縮小，只需在線性區域的邊緣工作即可，這能大幅減少50mA負載所需的晶片面積。類比LDO在40mA負載電流時變得更容易補償，並能設計成擁有很高的電源拒斥比，同時讓輸出導通FET在線性區域的邊緣工作。這不是傳統LDO設計，它必須轉而採用直接電池連結(DBH)架構，才能享受高電源拒斥比的好處。
使用多個LDO也會造成待命模式的靜態電流增加，這個問題若不解決，就會成為電池壽命減少的主要原因。舉例來說，進入待命模式後就關掉類比和射頻LDO，靜態電流的消耗即可大幅降低，但這種做法仍會留下數位LDO繼續工作，它在外部解決方案中會消耗50μA－250μA的電流，解決方法之一是採用可適性偏壓LDO設計，它是由可適性偏壓CMOS放大器修改而得，會把部份輸出負載電流正回授至LDO誤差放大器差動對的拖尾電流(Tail Current)，因此只有負載電流上升時，總靜態電流才會跟著增加。這種架構可將待命電流減少至10μA以下同時繼續提供50mA的輸出電流和良好的暫態負載穩壓能力。
直流降壓轉換器是電源管理解決方案的重要零件之一，通常是用於200mA以上的較大電流應用，此時LDO的低效率會變成提升整體電源效率的重要對象之一。降壓轉換器的轉換效率在滿負載時可能高達95%，這使它們成為極有吸引力的解決方案，其代價則是更大的面積和更多的外部零件。為了延長電池壽命，直流電源轉換器必須能在寬廣的負載條件下提供很高的轉換效率，通常在大電流負載時會使用脈衝寬度調變(PWM)模式，負載很小時則使用脈衝頻率調變(PFM)模式。在高負載電流模式下，輸出電壓的調整是經由控制PWM訊號的負載週期，但在PWM模式下，轉換器會以固定頻率工作，這對於低雜訊應用較有利，因為很容易就將開關頻率所產生的雜訊濾掉。此時導通損耗和開關損耗是最主要的功耗來源，它們都是由轉換器的功率開關所造成。要在負載很小時仍然維持高轉換效率，我們可降低開關頻率，並使其隨著負載而改變(PFM)進而減少開關損耗。PFM模式的另一項優勢是它能關掉大部份的電路這能讓靜態電流變得更小。
有幾種整合式電源管理技術可用來減少工作模式、待命模式和關機模式的功耗，其中最常用的兩種技術是以電壓供應調整(Voltage Supply Scaling)和電晶體逆偏壓(Back-Bias)為基礎。電壓供應調整可以是靜態或動態，LDO通常是用於靜態電源調整，例如內部靜態電流很小的 LDO可用來將1.3V預穩壓式電源供應(內部或外部)減少至1V。若要得到最大效率，我們可利用開關元件來切斷外部耦合電容，使它維持在1.3V狀態。利用外部穩壓器提供電壓調整功能時，必須對此電容進行充電和放電，但這個電容值可能會很大。
動態電壓調整則較為複雜，它必須根據系統效能需求，動態調整您微處理器系統的輸入電壓。這種方法通常會採用交換式穩壓器，較簡單的動態電壓調整電路則會使用表格查詢的方式，把事先定義的系統頻率能力對應到工作輸入電壓，比較複雜的設計則會在鎖相迴路中加入環振盪器(Ring Oscillators)，由它動態控制直流轉換器以提供最大轉換效率。用電晶體逆偏壓控制洩漏電流時，必須人為提高PMOS和NMOS電晶體臨介電壓使得次臨介漏電流能夠降低。要做到此點，NMOS電晶體的源極至基底電壓(VSB)必須是正值，PMOS電晶體必須是負值。LDO可用來提升所有接地 NMOS電晶體的地電位(不是基材)。同樣的電荷泵浦可用來提升PMOS電晶體基底電位。在兩種實作中使用LDO是較簡單的方法。
隨著單晶片無線解決方案的發展，廠商已開始利用極深次微米製程把各種類比基頻和射頻功能以及DSP和數位基頻整合在一起。為此無線系統工程師，須使用外部穩壓器來預先調整電池的電壓，使其適合超深次微米CMOS元件的需求。這種整合式電源管理技術，可為他們的系統省下這個穩壓器，同時減少關機模式、待命模式和工作模式的電流消耗，延長電池壽命，改善他們和客戶的最終成本。