時脈產生器在個人電腦的應用相當普遍，每套系統都會使用一或兩套時脈產生器，用來控制與調節各項作業。而除了個人電腦，時脈產生器也廣泛運用到應用層面，如掌上型裝置、伺服器與數據通訊的設備。
本篇文章除了探討推動時脈產生器普及化的一般應用外，同時也討論到這些設備在使用時脈產生器時設計方面的考量，以及繼續擴展這些應用相關的技術進程。
時脈產生器晶片可說是數位電子裝置中的心臟。以個人電腦來說，每個系統都會使用一，二個時脈產生器，負責產生十幾個參考時脈訊號，以便控制和調節系統處理速度、記憶體存取、即時多媒體、網路訊務以及無線網路連接。而今，時脈產生器的使用與發展將不再侷限於電腦方面，事實上許多電子設備的零件，機房的電信交換設備、家用電視遊樂器系統與數位攝影機都會使用到時脈參考源。
時脈產生器具有鎖相迴路(Phase-LockLoop，PLL)的技術基礎。相位頻率偵測器(Phase-Frequency Detector)在鎖相迴路中扮演重要的角色。鎖相迴路據具備兩個輸入端：參考源輸入以及迴授端輸入。相位頻率偵測器可分辨出兩個輸入訊號在相位與頻率部分的差異度，進而指示電壓控制振盪器(Voltage-Controller Oscillator，VCO)調整補償此差異度，使其在Fout = P/Q×Fin的條件時仍維持穩定狀態。
藉由選擇適當除頻器P與Q的值，鎖相迴路就能根據其輸入訊號產生多種輸出頻率。若再搭配不同的值(R1，R2，…)就可以產生一群相關的輸出頻率。舉例來說，假設Fin=10 MHz，P=20，Q=3，則振盪器的輸出頻率為66.67 MHz。若再加上三種後除頻器：R1=1，R2=2，R3=3，則時脈產生器就能輸出66.67 MHz、33.33 MHz與22.2 MHz的時序訊號。
利用鎖相迴路在晶體振盪器上產生參考時序的方式具有成本方面的優勢。鎖相迴路能產生有效的高頻訊號，但是利用晶體振盪器產生高頻訊號就需要極高的成本。更重要的是鎖相迴路能預先設定好各個時脈輸出端之間的相位關係。利用這項特點，時脈產生器就可以先參考記憶體裝置的時脈，調整出最佳的時序訊號給處理器使用，記憶體在進行存取時就會有最小的延遲。
鎖相迴路的另一項優勢為，藉由改變適當暫存器的值，就可達到程式化調整輸出端頻率的功能。這樣的彈性是非常有效的，舉例來說，系統只需利用相同的輸出就能提供PCI所需的33 MHz或66 MHz的參考訊號。
而時脈產生器其他部分也是可程式化的。有時我們可設計輸出信號的標準，協助同一個時脈產生器能夠同時支援Intel或AMD的處理器，即使這兩種處理器所需的輸入信號形式是不同的。至於其他的時脈產生器，例如RoboClock，則允許使用者可調整每個輸出訊號間的相位關係。
可程式化的時脈產生器能透過軟體介面進行控制，只要運用系統內可程式化的功能就能改變裝置的特性；此外也可利用晶片上非揮發性記憶體元件進行程式化控制，例如EEPROM的程式化功能。由於具備非揮發性記憶體的可程式化時脈在電源開啟後並不需要任何處理器進行啟始的工作，如此便可大幅簡化啟始系統的過程。
時脈產生器另一項獨特的功能為利用展頻技術降低電子系統中出現電磁干擾(Electromagnetic Interference，EMI)的峰值。一般輻射出電磁能量的電子系統都會干擾到收音機、電視廣播、行動電話以及精密儀器等。每個國家都有嚴格強制規範，限制系統在任何頻率可散發的最大電磁波能量。
展頻時脈產生器的好處之一，即為一般電子系統並不需要運作在絕對穩定的單一時脈頻率下，而可以在時脈中緩慢的進行調變。例如，一部1 GHz的個人電腦處理器實際上可運作的時脈頻率範圍可能是995MHz到1GHz，在此範圍的變化對使用者來說並不會造成任何查覺得到的影響。但由於系統是在一個頻率範圍內運作，而非在單一頻率上，因此所輻射出來的能量就會分布在一個較寬的頻率範圍之間。相較於系統運作單一頻率下，展頻的方法可有效地降低單一頻率上電磁波輻射的峰值。
個人電腦已廣泛地利用時脈產生器，提供多種參考頻率且能抑制電磁干擾。由於大部分的時脈產生器都具備了可程式化的彈性，因此除了個人電腦，時脈產生器也廣泛運用到應用層面。
嵌入式電腦指的是一種電子系統，內部原本就有時脈產生器，它執行的指令比一般個人電腦要少，但實際上仍由一部電腦控制著這些功能，例如印表機、家用電視遊樂器、纜線數據機與用戶端迴路(DSL)數據機、設備機頂盒(Set-Top Boxes)以及汽車的行車裝置等。好的展頻時脈產生器能將電磁干擾峰值降低至14到20dB，讓產品設計者減少許多屏蔽元件的使用，並能將電路縮減到四層的印刷電路板上。
在許多掌上型裝置中也可以發現時脈產生器的蹤影，例如數位相機。數位相機需要非常準確的參考訊號，提供感測器所需的取樣時脈訊號。設計者必須確定他們所用的時脈產生器可提供zero-ppm的誤差、較低的長時期時脈抖動(Jitter)與較低的側頻帶雜訊(Sideband Noise)。除效能考量外，掌上型裝置所用的時脈元件也需要低耗能的表現。設計者必須選擇具備低電流及低電壓擺動輸出的時脈產生器。
至於伺服器與數據通訊的設備方面，時脈產生器則可以用於產生許多參考時序的頻率。在系統認可方面，設備通常會進行頻率容許範圍測定，將系統的運作頻率，故意調到不正常的高頻，再觀察在系統時序容忍範圍內有何缺點；進行這項工作時，處理器會持續地更新時脈產生器中暫存器內部的值，以便逐漸地增加其輸出頻率。
時脈產生器中的鎖相迴路，必須有一個有效的低迴路頻寬，以避免輸出端突然產生的頻率變化。這項技術也應用於許多個人電腦的時脈上，讓終端用戶可選擇「超頻」(Overclock)使用處理器。
由於這些是大型、複雜的系統，並有許多元件在同一時段中共同運作，因此所產生的切換雜訊(Switching Noise)可能會污染電源供應器而降低時脈的效能。時脈產生器容易受到不同形式的電源供應器雜訊影響而導致時脈抖動。當電源供應器到類比訊號電路之間有濾波器保護時能產生最佳的效能表現。一些時脈產生器製造商在設計並賦予產品特色時就會考慮到嚴格的雜訊條件，因此能切實地幫助設計者降低時脈的時脈抖動並提昇系統時序的容許範圍。
由於時脈產生器一般都會與處理器、ASIC、與記憶體之間有通訊介面，所以它們會受到相同技術趨勢的影響。當這些裝置逐漸朝小型化發展，它們也需要較小的輸入訊號與中心電壓。因此，時脈產生器也逐步朝向低電壓輸出的訊號設計，以支援1.8V LVCMOS、LVDS或HSTL。然而，多數的時脈產生器仍使用2.5V或更高的中心電壓。
為補足低輸出電壓，時脈產生器轉變成以差動訊號的方式傳送信令。差動型式的訊號比單端(Single-Ended)的訊號更不容易受電源供應器(一般模式)的雜訊影響，因此能有更好的時脈抖動表現。跟單端訊號不同的是，接收差動訊號時並不需要等待輸入訊號到達特定臨界才能偵測出邏輯的變化，使得差動信號在高速設計方面十分優越。
然而，使用差動訊號會帶給設計上更嚴苛的佈線考量，因為差動訊號必須由一對等長的導線傳遞；另外，阻抗沒有匹配或不恰當的線路終端設計都可能造成不需要的反射訊號，這些訊號可能會造成原訊號邊緣的移動，因而移動到差動訊號交會點的位置。
目前已有便宜的矽鍺(SiGe)處理器，使時脈產生器能以超過1GHz的速度運作，並具備更好的效能。這將繼續為時脈產生器的新時代開創出新的應用，例如Gigabit Ethernet、光纖通道(Fiber Channel)以及Infiniband。