射頻前端GaN元件現優勢　5G FWA天線架構各有權衡

5G新無線電(NR)標準化第一階段的重點是定義一種無線電接取技術(RAT)，利用新的寬頻頻率分配(包括6GHz以下和24GHz以上的頻段)，以實現國際電信聯盟(ITU)在國際行動通訊2020年及之後的願景展望中提出的高峰值吞吐量和低延遲。

藉由利用NR RAT，尤其是在毫米波頻段方面實現的改進，行動網路營運商只須花費傳統電纜和光纖到戶(FTTH)設施的一小部分時間和成本，即可向家庭、公寓和企業提供千兆(Giga)固定無線接取(FWA)服務。營運商還將FWA作為提供真正行動寬頻體驗的試驗平台。意料之中的是，Verizon、AT&T以及其他營運商正在大力開展FWA試驗，目標是在2019年實現完全商業化。

本文分析了提供上述新型毫米波FWA服務所需的架構、半導體技術和射頻前端(RFFE)設計。以郊區部署為例，將討論鏈路預算要求，也介紹了用於基地台收發站(BTS)的混合波束成形技術與全數位波束成形技術的特點和兩者之間的權衡，並分析了實現這兩種技術的半導體技術和RFFE元件。最後，還討論了專用於5G FWA市場的GaN-on-SiC前端模組(FEM)設計。

善用毫米波頻譜　低成本部署FWA

使用毫米波的一個明顯優勢是，能夠以較低成本利用此前未充分利用的連續頻譜。這些頻段可實現高達400MHz的載波頻寬，且商用BTS設計為採用支援最高1.2GHz瞬時頻寬的載波聚合。用戶端設備(CPE)將支援超過2Gbps的峰值速率，並具有多種外形尺寸，例如全室外分體式安裝型、全室內桌面型和Dongle型。隨後，還將推出行動電話型終端。

全球毫米波頻譜可用性，如圖2所示。在美國，大部分試驗都是在之前的27.5GHz至28.35GHz區域多點分散式服務(LMDS)頻段範圍中進行，但營運商計畫在更寬的39GHz頻段(已在更大的經濟區域獲得許可)中進行全國部署。第三代合作夥伴計畫(3GPP)已經分配了這些候選頻段，並且除了28GHz，各候選頻段將由國際電信聯盟在全球進行協調。

FWA描述了一個集中之分扇區的BTS與多個固定用戶或行動用戶之間的無線連接(圖3)。系統設計為利用現有的塔站，並支援低成本自裝式CPE擴建。為了保持較低的初期部署成本並促成FWA的商業化，這兩者都至關重要。初期部署主要為室外到室外部署，並採用專業的屋頂安裝方式，可最大限度地擴大覆蓋範圍，從而確保最初的客戶滿意度，同時使BTS和CPE設備有時間實現所需的成本和性能目標。

較大的覆蓋範圍對於成功實現FWA商業化至關重要，為了說明這一點，首先設想在一個每平方公里有800個家庭的郊區進行部署，如圖4所示。對於站點之間距離(ISD)為500公尺(m)的BTS，需要至少9個蜂巢基站點的20個扇區，每個扇區覆蓋35個家庭。假設33%的使用者簽約使用1Gbps服務，且網路超額利用率為目前的5倍，則所需的平均BTS總容量為每個扇區3Gbps。假設平均頻譜效率為2bps/Hz，且空間複用層數為4，則利用400MHz的頻寬就可以滿足這一容量需求。如果用戶每個月支付100美元的費用，則年收入將為280,000美元/平方公里/年。

當然，如果不考慮重複成本，將不太清楚FWA是不是一個好的商業模式，但可以得出以下結論：當ISD增加時，這個商業用例會有所改善。為此，營運商要求設備供應商建構能夠在最高規定限值下運行的BTS和CPE設備，以最大限度地提高覆蓋率和獲利能力。

美國聯邦通訊傳播委員會(FCC)已經為28GHz和39GHz頻段定義了非常高效率的全向輻射功率(EIRP)，如表1所示。這樣一來，在營運商預期的成本、尺寸、重量和功率預算範圍內建構符合這些目標要求的系統成為一大挑戰，選擇適當的前端架構和射頻(RF)半導體技術是應對此一挑戰的關鍵。

FWA鏈路預算

標準機構一直在忙於定義性能要求，以及評估各種毫米波頻率的使用案例。城市大型場合是典型FWA部署的最佳表現形式：具有較大的ISD(300公尺至500公尺)，並提供較高的路徑損耗預算，可克服毫米波頻率範圍內遇到的許多傳輸挑戰。為評估所需的鏈路預算，這裡採用可說明非視線站點條件和室外至室內穿透性的大規模精細通道模型(如3GPP定義的模型)進行路徑損耗統計模擬。

圖5顯示了設備供應商和營運商在500米ISD城市大型環境下進行部署的結果。在這個模擬部署中，採用了28GHz通道模型，其中室內用戶和室外用戶分別占80%和20%。在室內用戶中，50%採用高穿透損耗模型，50%採用較低損耗模型。從長遠角度來說，營運商希望潛在的用戶中至少80%可自行安裝，以最大限度地減少成本較高的專業屋頂安裝。分布曲線顯示，系統的最大路徑損耗為165dB。

閉合鏈路取決於多個變數，包括發射EIRP、接收天線增益、接收器雜訊指數(NF)以及最小邊緣覆蓋吞吐量。為避免過度設計成本敏感型CPE設備，以及將負擔轉移至BTS，鏈路設計應從CPE接收器開始，並採用反向推導的方法達到BTS發射器要求。為了代替傳統的G/T(隨系統雜訊溫度變化的天線增益率)品質因數(FOM)，這裡定義了一個更便利的G/NF FOM：「透過接收器的NF進行歸一化處理的峰值天線增益(包括波束成形增益)」。

圖6說明了各種接收G/NF所需的EIRP，以便克服提供1Gbps邊緣覆蓋吞吐量的目標路徑損耗。這裡假設調變頻譜效率為2bps/Hz，解調訊噪比(SNR)為8dB。從圖中可以看出，可以確定各種CPE接收器G/NF所需的BTS EIRP。例如，當CPE接收器G/NF≥21dBi時，要在路徑損耗為165dB的條件下維持1Gbps的鏈路，將需要65dBm BTS EIRP。

接下來，透過描述實現21dB G/NF(圖7)所需的最少陣列天線單元，探討接收器NF的影響。此外，還將介紹低雜訊放大器(LNA)的總功耗。透過調整座標軸範圍，可以將兩者重疊，並觀察NF對陣列大小、複雜性和功率的影響。在這個示例中，每個LNA的功耗為40毫瓦(mW)，這是相控陣列的典型功耗。圖中還顯示了30GHz頻率條件下，130奈米(nm)矽鍺(SiGe)BiCMOS、90奈米砷化鎵(GaAs)PHEMT和150奈米氮化錠(GaN)HEMT的RFFE NF，包括T/R開關損耗。化合物半導體技術可將NF降低1.5dB或以上，從而將陣列大小、功耗乃至CPE成本減少30%。

為探索對RFFE組件技術選擇和設計而言至關重要的架構權衡，先來了解天線掃描要求。然後，重點介紹電路密度和封裝對整合型雙極化接收/發射陣列的影響。最後，將研究全數位波束成形和混合射頻波束成形架構，以及這兩種架構各自的要求。

一維或二維掃描

陣列中主動式通道的數量取決於許多因素。先來了解一下方位角和仰角掃描要求，以及典型的FWA部署是否需要使用二維(2D)波束成形，亦或只使用複雜性較低的一維(1D)(僅方位角)波束成形陣列即可。這個決定對功率放大器(PA)有一定影響。

圖8顯示兩種FWA部署場景。在郊區部署中，訊號塔高度為15公尺至25公尺，蜂巢半徑為500公尺至1,000公尺，住宅平均高度為10公尺。正如傳統的大型蜂巢式系統那樣，該部署場景中無須採用完全自適應仰角掃描。透過共同饋電多個被動式天線單元，可向下聚焦仰角波束，如圖9a。

輻射單元的垂直層疊列旨在最大程度地減少住宅上方的輻射，並覆蓋地面上的任何零位元區域。此外，增益模式設計為以與路徑損耗相同的速率相對地增加，從而為遠近用戶提供更均勻的網路覆蓋。標稱半功率波束寬度可以近似表示為102o/NANT，而陣列增益幅度為10log10(NANT)+5dBi。借助被動式天線組合，可集中仰角波，並增加固定天線增益，如表2所示。對於郊區FWA部署，採用13o至26o的波束寬度就夠了，同時利用4至8個天線單元的被動式陣列組合。然而，在城市部署場景中，仰角掃描要求更高，且使用的系統僅限於1至2個被動式單元。

圖9b說明了逐個單元饋電的主動式陣列。逐個單元饋電的陣列和按列饋電的陣列架構具有相同的天線增益，但按列饋電的陣列具有固定仰角波束模式。逐個單元饋電的陣列支援更寬的掃描角度，但所需的PA、相移器和可變增益組件數量是包含4個單元的天線的4倍。為實現相同的EIRP，用於驅動由4根天線組成的按列饋電陣列的PA需要提供至少4倍的輸出功率，而這很容易改變半導體選擇。所以有理由認為，郊區BTS將使用被動式天線增益比城市部署高6dB至9dB的天線。因此，相控陣列只需要更少的主動式通道，就能夠實現相同的EIRP，從而顯著減少主動式組件數量並降低了整合複雜性。

陣列前端密度

早期的毫米波FWA BTS設計採用單獨的單極化發射和接收天線陣列，這使得電路板有更多的空間來容納元件。另外，這類設計避免了T/R開關的額外插入損耗和線性度難題。

然而，使用整合型T/R雙極化陣列已成為架構發展的一大趨勢(圖10)，這使RFFE密度不斷增加，關鍵原因在於空間相關性。自我調整波束成形性能取決於接收和發射陣列之間的相對校準能力。因此，整合雙極化發射和接收通道就變得非常重要，這樣陣列就可以共用一套通用的天線單元和RF路徑。最終結果就是，RFFE的電路密度將為早期系統的4倍。

使用毫米波頻率時，相控陣列單元之間的格柵間距變得非常小，例如39GHz時為3.75毫米(mm)。為最大限度地減少饋電損耗，務必將前端組件置於靠近輻射單元的位置。因此，必須縮小RFFE的占用面積，同時將多種功能整體整合在裸片上或多晶片模組封裝內。要在很小的面積內部署所有這些功能，需要極小的PA，而這就要求陣列大小成倍增大或使用GaN等高功率密度技術。

此外，採用能夠耐受較高結溫的半導體技術至關重要。溫度高於150℃時，SiGe的可靠性會急劇下降，而GaN-on-SiC的額定溫度為225℃。此一75℃的結溫優勢對熱設計有很大的影響，尤其是針對室外被動冷卻式相控陣列。

數位陣列與混合陣列比較

對於BTS供應商來說，自然是要先探索將當前6GHz以下的全數位波束成形、大規模多重輸入多重輸出(MIMO)平台擴展至毫米波。這樣便可以保留針對波束成形空間複用的基礎架構和高階訊號處理演算法。

然而，由於毫米波提供的通道頻寬大幅提高，以及需要許多主動式通道，人們擔心此類系統的功耗和成本過高也是有根據的。因此，供應商開始探索混合波束成形架構，以實現基頻通道數量與主動式RF通道數量之間的靈活性。這種方法可更好地平衡類比波束成形增益與基頻處理。下面將分析這兩種架構，並討論每種架構所需的RFFE方法。

數位波束成形

假設郊區FWA不須要使用大仰角掃描，且設計優良的陣列天線可提供高達14dBi的增益。首先，採用一個以65dBm EIRP為目標的毫米波BTS收發器設計，然後使用已問世多年的現成點對點微波無線電元件(包括高功率28GHz GaN平衡放大器)來計算功耗。多翼陣列和收發器如圖11所示。

假設使用循環器且饋電損耗為1.5dB，那麼天線埠的功率為27dBm。從公式1可以看出，要實現65dBm EIRP，需要使用16個收發器，這些收發器組合在一起可提供12dB的數位波束成形增益：

...............公式1

每個收發器的功耗如圖12所示。發射工作週期為80%時，16個翼的總功耗(PDISS)為每極化220瓦(W)，而雙極化系統則為440瓦。對於須要採用被動式冷卻的全室外塔頂電子設備，當RF子系統的功耗超過300瓦時，熱管理就相當具有挑戰性，這表明了採用當今現成元件的全數位波束成形架構是不切實際的。

不過，即將問世的新型GaN FEM可幫助解決這個問題。如圖13所示，整合在FEM中的GaN PA將經過驗證之可靠Doherty高效提升技術應用於毫米波。使用Doherty PA時，須要採用數位預調失真(DPD)技術；然而，毫米波頻段的鄰道功率比(ACPR)要求明顯更少，從而可實現「更輕巧」的DPD解決方案。PSAT為40dBm的對稱型多級Doherty PA，其估算功耗可降低50%以上。

在上述系統中，單單這一項改進就可將總PDISS降至300瓦以下。加上新一代RF採樣數位類比和類比數位轉換器實現的功耗節省、毫米波互補式金屬氧化物半導體(CMOS)收發器的改進以及小訊號整合度的提高，不久後，就能目睹更多全數位波束成形解決方案的部署。

混合波束成形

混合波束成形主動式陣列的示意圖如圖14所示。此處，N個基頻通道用於驅動RF類比波束成形器，進而將訊號分為M條路徑，並提供獨立的相位和幅度控制。FEM用於驅動每個M單元子陣列面板。基頻路徑和子陣列面板的數量由所需空間流或波束的最小數量決定。每個子陣列面板中波束成形器分支和單元的數量由目標EIRP與G/NF決定。

儘管流行的設計比率是每16至64個主動式單元一個基頻路徑，但實際比率取決於部署場景。例如，如果採用熱點小基地台(或在CPE終端側)，那麼一個1:16單面板就可以了。一個大型BTS可以有2至4個子陣列面板和64個主動式單元，其中每個面板均為雙極化面板，因此共有4至8個基頻路徑和256至512個主動式單元。同時利用數位和類比波束成形，可最大限度地擴大覆蓋範圍，或單獨向多個用戶提供空間上相互獨立的波束。

有一個重要的問題就是，SiGe前端是否能夠提供足夠的輸出功率和效率，以避免使用更高性能的III-V族技術(如GaA或GaN)。利用出色的封裝和整合技術，這兩種方法都能夠滿足嚴格的天線格柵間距要求。

前端半導體選擇　取決系統功耗/成本

RFFE技術選項取決於系統的EIRP和G/NF要求。這兩者都由波束成形增益決定，而波束成形增益則由陣列大小決定。為說明這一點，圖15顯示了每個通道所需的平均PA功率(PAVE)與實現65dBm EIRP的均勻矩形陣列的陣列大小和天線增益之間的關係，而該圖上添加了最適合每種半導體技術的功率範圍指示。

功率限值根據每項技術的基準進行設置，從而避免採用會降低元件可靠性或效率的外來功率合成或方法。隨著陣列大小變得越來越大(超過512個主動式單元)，每個單元的功率將變得足夠小，以便使用SiGe，然後SiGe可整合至核心波束成形器RFIC中。相反地，如果前端採用GaN技術，則實現相同EIRP所需的通道數減少到八分之一至十六分之一。

系統功耗

對於可實現64dBm EIRP的陣列，圖16分析了波束成形器加前端的總PDISS與每個子陣列面板的主動式單元數量之間的關係。因為誤差向量幅度(EVM)決定了前端可實現的功率回退和效率，所以圖中顯示了對應于不同EVM水準的PDISS。

假設每個波束成形器分支的功耗為190毫瓦(mW)，亦即市場上核心波束成形器的典型功耗。圖16中最右邊的系統代表完全採用SiGe的解決方案，該解決方案採用512個單元，每個單元的輸出功率為2dBm，功耗約為100瓦。從右到左，單元的數量越來越少，每個通道的PAVE越來越高，且PDISS被優化到波束成形增益開始快速下降，同時保持EIRP迅速提升的那一點。功耗曲線的小幅變化，代表前端從單級設計過渡到二級和三級設計，以提供足夠增益的位置。隨著級數的遞增，效率開始下降，而功耗開始增加。

具有大約128個單元和一個二級14dBm輸出PA(24dBm P1dB)的陣列專用於優化系統PDISS，且無須考慮複雜性或成本，因此堪稱最佳選擇。然而，如果設法優化PDISS預算低於100瓦時的成本、複雜性和產量，最好選擇48至64個採用三級GaN PA且平均輸出功率為20dBm至23dBm的主動式通道，具體取決於EVM目標。圖16所示趨勢是PA效率越低，隨之波束成形器的效率則也越低。換句話說，選擇將陣列大小增加8倍以實現完全採用SiGe的解決方案要付出一定的代價，因為輸入訊號被分為更多條路徑，且須要使用線性偏置型耗電元件將訊號放大。

成本分析

相控陣列的成本包括RF元件、印刷電路板(PCB)材料和天線成本。採用化合物半導體前端可將陣列大小立即減少到八分之一，同時PDISS不會增加。即使採用較低成本的印刷天線技術，也可以大幅地節省昂貴的天線基板材料成本。考慮到元件成本，目前採用4吋晶圓製成的150nm GaN-on-SiC，每平方毫米成本僅為8吋130nm SiGe的4.5倍。隨著6吋GaN生產線開始實現大批量生產，GaN的成本會降至SiGe的3倍。

表3簡要說明了這兩種技術的假設和相對原始裸片成本比較。採用高功率密度型化合物半導體(如採用6吋晶圓製成的GaN)時，可將完全採用SiGe的架構原始裸片成本降低35%。雖然每個元件的矽技術成本較低，但整個系統的成本明顯更高。

針對毫米波FWA　開發GaN前端模組

為了驗證適用於毫米波FWA陣列的GaN FEM概念，Qorvo著手設計功率最高、NF最低且可用於37GHz至40GHz頻段的FEM。為支援整合型發射/接收陣列的發展趨勢，前端包括一個PA、整合型T/R開關和一個雜訊係數較低的LNA。該模組具有足夠的增益，可由核心波束成形器RFIC驅動，典型驅動電平為2dBm。透過進行與圖16類似的分析，將FEM的PAVE選擇為23dBm，並透過分析支援ACPR≥33dBc回退線性度、EVM≤4%以及一個400MHz正交分頻多重存取(OFDMA)波形所需的裕量，確定了PSAT。

一個關鍵設計決策是確定使用GaAs或GaN，還是結合使用這兩者。GaAs PA的裸片尺寸使FEM無法滿足39GHz頻段下3.75毫米這個嚴苛的格柵間距要求。在輸出功率相當的情況下，GaN PA的裸片尺寸只有GaAs PA的四分之一，同時不會降低增益，且效率稍有提高。

考慮到採用LNA，選擇了90奈米GaAs PHEMT技術，因為它的NF略占優勢。然而，在考慮使用額外的焊線和50歐姆(Ω)匹配網路後，其改進的只有幾個十分之一dB。經過權衡分析得出，最好繼續採用允許PA、LNA和T/R開關進行相互匹配的單片GaN設計。這樣的設計風險更低，更易於裝配和測試，且可採用盡可能緊湊的單晶微波積體電路(MMIC)。系統熱分析顯示，GaN-on-SiC提供的更高結溫對於被動冷卻式陣列至關重要。

如圖17所示，39GHz FEM將兩個多功能GaN MMIC整合至一個嵌入散熱板的空腔表貼封裝中，使得封裝大小可以滿足39GHz頻段下的陣列單元間距要求。每個GaN MMIC包含一個三級線性PA、三級LNA和一個低損耗高線性度單軸雙切(SPDT)開關。FEM覆蓋37.1GHz至40.5GHz頻段，並可實現23dBm的平均輸出功率，從而支援256-QAM EVM電平和24dB發射增益。在接收模式下，NF為4.1dB，接收增益為16dB。封裝尺寸為4.5毫米×6.0毫米×1.8毫米。

善用GaN前端模組　實現EIRP設計目標

FWA商業化很快就會實現，原因在於低成本頻譜資源豐富、早期監管和標準制定工作得當，並且營運商有機會快速開拓一個新市場。剩下的挑戰是要有可用的設備能夠以合理成本閉合鏈路。業界正在摸索採用混合波束成形架構和全數位波束成形架構，這些架構可充分利用不同商用半導體工藝的各自優勢。在任一種架構中使用GaN前端，都可以幫助營運商和製造商實現高EIRP目標，同時最大限度地減少成本、複雜性、尺寸和功耗。

(本文作者任職於Qorvo)