無論所採用的調變機制為何，設計人員在發展VDSL的類比前端時，都將面對訊號失真、位元錯誤率(BER)、功耗水準和許多其它問題
無論所採用的調變機制為何，設計人員在發展VDSL的類比前端時，都將面對訊號失真、位元錯誤率(BER)、功耗水準和許多其它問題。本文將介紹設計人員必須考慮的部份重要問題。ADSL是很成功的技術，用戶人數在未來數年內也將繼續成長，但隨著消費者不斷要求更快速度，許多人相信VDSL將是有線資料通訊演進的下一步。在這篇文章中，我們將探討設計人員發展VDSL前端時必須解決的類比介面問題。在討論過程中，我們會分析位元錯誤率要求、雜訊、失真和許多其它問題。為了展開討論，讓我們首先分析VDSL線路驅動器需求。
VDSL就像是ADSL，必須利用類比訊號與外界溝通，而且和ADSL一樣，無論那種線路編碼機制(QAM或DMT)成為最後贏家，VDSL都會面對極為複雜的類比介面。
如圖1所示，VDSL將頻譜分成5個不同頻帶，因此相較於非對稱的ADSL頻譜，VDSL很容易得到對稱資料速率。雖然線路頻寬的實際使用率是由額定傳輸速率、線路狀態和服務供應商所決定，但是VDSL確實有能力提供對稱資料速率；另外，製造商也能視其需求，自行決定要使用2個、3個、4個或所有5個頻帶，這使得電話公司很容易根據它能提供的服務內容來規劃資料速率。
無論是資料泵浦、資料轉換器和任何濾波方式，都必須利用類比放大器在時域中傳送訊號，是圖2採用1:1變壓器圈數比的電路設計範例。為了讓設計更簡單，圖 2所示電路採用傳統的終端匹配技術，這種電路設計已獲得ADSL廣泛採用，結果也證明它擁有許多傑出特性。此電路的優點包括將變壓器上的電壓加倍、減少偶數階諧波、以及在整個系統中都能維持固有的訊號平衡特性。
T1.424的VDSL標準草案指出，使用100Ω線路時，局端的上傳和下傳訊號最大功率水準都不能超過+14.5 dBm，機櫃端(cabinet)的下傳訊號功率水準應限制在+11.5 dBm以內，上傳訊號則為+14.5 dBm；相形之下，ADSL允許上傳訊號達到+13 dBm，下傳訊號則為+20 dBm。ETSI標準則規定使用135Ω線路時，所有情形的最大功率水準都是+11.5 dBm。
VDSL允許系統在25 kHz至1.1 MHz的ADSL頻率範圍內，使用和ADSL完全相同的40 dBm/Hz功率頻譜密度(PSD)來傳送訊號，這也是VDSL標準的主要優點之一。1.1 MHz以上的功率頻譜密度通常會限制在-60 dBm/Hz以內，但仍有些遮罩裝置(masks)允許在12 MHz以下的頻譜中，可以有某些點的功率頻譜密度達到-50 dBm/Hz。VDSL的優點在於它既能在同樣距離下達到和ADSL相同的資料速率，又能在迴路距離較短時大幅提升資料速率。
首先要做的是確認這些功率水準與電壓及電流的關係。對於T1.424和100Ω負載來說，+14.5 dBm意味著1.68 Vrms電壓，+11.5 dBm則是1.19 Vrms；對於ETSI標準，+11.5 dBm則代表1.38 Vrms電壓。利用這些數值，下一步是分析線路驅動放大器應該提供多大的峰值電壓和電流。
但前面所示的數值都是均方根值，而如同ADSL一樣，當多個音調(tone)於同樣的時域中產生時，很大的峰值就可能、也必然會出現。要將位元錯誤率保持在此標準所規定的1x10-7水準以下，就必須將訊號截波(clipping)減0至最少。
廠商通常會為系統定義波峰因數(crest factor)，或是峰值對平均值的比值(Peak-to-Average Ratio, PAR)，以便決定所能允許的截波程度。製造商常為適當的PAR值爭論不休，每家廠商似乎都會根據包含PAR降低功能的程式碼實作而有不同的PAR值；對於DMT系統，典型的PAR值是從15 dB開始，最高可能達到18 dB。
設計類比線路驅動器時，必須利用峰值電壓和電流來確保位元錯誤率符合要求，因此電源供應也要經過挑選，以便提供所需的峰值輸出電壓，加上放大器內部電壓降，再加上預留的安全空間；對於絕大多數放大器，其內部電壓降至少為2 V。
記住它是放大器內部的動態電壓降，而不是靜態或直流電壓降。此外，放大器輸出電壓達到峰值時，它所供應的電流也會達到最大值，這表示放大器的規格表或許並未包含選擇適當放大器所需的全部資料。變壓器圈數比是決定線路驅動放大器輸出要求的另一個因素，1:1之類的低圈數比會將最多的接收訊號耦合至系統中，並將系統對於雜訊的要求降至最低。
由於VDSL使用很高的頻率，加上雙絞銅線的衰減特性，因此擁有最強的接收訊號，也就是最小的變壓器圈數比，通常即可達到最佳的接收資料速率。如同前面圖 2所示，若使用1:1變壓器，PAR為16.9 dB，則要產生+14.5 dBm線路功率時，線路驅動器必須提供11.8 Vp (23.6 Vpp)峰值輸出電壓和118 mA峰值輸出電流；由於變壓器的有效反射負載等於RLine/N2，因此均方根值要求並不會太高，分別只有1.68 Vrms以及16.8 mArms。
另一方面，若使用1:2之類的較大變壓器圈數比，線路驅動器就可以使用較小的電源供應。較小的電源供應可以減少功率的散逸和消耗，但它也會使得雜訊要求較難達成，接收訊號也會以同樣的比例降低。
除此之外，線路驅動器的輸出電流也會以同樣的變壓器圈數比增加利用和前面相同的範例，線路驅動器現在必須產生5.9 Vp(11.8Vpp)峰值輸出電壓和235 mA峰值輸出電流-記住線路驅動器必須在高達12 MHz的頻率下產生這些電壓和電流，因此要在低失真條件下控制這麼大電流將會非常困難。
表1是不同標準對於線路驅動放大器的衝擊，表中還列出ADSL的相關數值做為比較，注意這些數字並未將變壓器損耗列入考慮，此損耗在整個頻譜中通常會介於 0.2 dB至0.5 dB之間。檢查表1所列的放大器輸出需求時，應該將插入損耗(insertion loss)加至線路功率，以便彌補所增加的功耗；舉例來說，若插入損耗為0.5 dB，放大器就必須在輸出端提供相當於+15 dBm的功率水準，這使得放大器必須為1:1、變壓器產生12.45 Vp峰值電壓和124.5 mA峰值電流，才能在線路上得到+14.5 dBm功率水準(假設訊號通過變壓器會出現0.5 dB的插入損耗)。
線路驅動器雜訊是系統的另一個重要問題。放大器會在整個頻譜產生雜訊，而不僅是發射頻帶，這個雜訊會出現在接收頻帶，必須由混合電路(hybrid)負責防止線路驅動器輸出的訊號及雜訊進入接收機路徑。
但由於線路的實際情形無法控制，混合電路通常只能針對發射機訊號和雜訊提供6至20 dB的拒斥能力，基本經驗規則是假設它只有6 dB的拒斥能力，但在某些惡劣情形下，它可能低至只有0 dB。這表示線路驅動器產生的任何雜訊都會耦合進入接收機路徑，而混合電路的拒斥能力只有6 dB。若有可能，最好是滿足系統的-140 dBm/Hz線路雜訊目標，這表示放大器的差動輸出雜訊總值不能超過-140 dBm/Hz + 20log (2/N)，其中N是圖3所示傳統系統中的變壓器圈數比。
為了達成100Ω系統的-140-dBm/Hz雜訊目標，線路驅動器送至1:1變壓器的差動輸出雜訊不可超過63 nV/√Hz，1:2變壓器則須小於31.6 nV/√Hz，這個數字並不容易達成，因為輸出雜訊會直接受到多個因素影響，包括放大器增益、放大器的電壓雜訊、放大器的電流雜訊和電阻值。
由於發射機訊號的速度關係，電流回授型放大器是線路驅動器的最佳選擇，他們的電壓迴轉率通常都超過2,000 V/μs，也不像電壓回授型放大器會受到增益頻寬的限制，增益大於3時雜訊也相對較低。
訊號失真是線路驅動放大器必須考慮的下個問題。自從ADSL出現後，多音功率比(Multi-Tone Power Ratio, MTPR)就獲得廠商採用；理論上而言，它是比諧波失真更好的要求，因為有數十萬種音調(tone)會被產生。我們可將MTPR想成是推到極限的三階互調失真(IMD3)測試，其測試方法是將發射頻帶裏的所有音調都傳送出去-除了某個特定的音調，稱為「漏失的音調」(missing tone)，然後量測由於失真而溢漏至該音調的失真訊號強度，再取其差值做為MTPR。記住放大器只能將輸入端的訊號放大，因此若有來自於編碼解碼器的失真，放大器也會將此失真放大。
原始ADSL標準規定MTPR必須達到(3B + 20)dB，其中B是系統位元數。目前許多VDSL系統都是10位元，但它們在近期內就會增加至12位元，而且隨著資料速率需求增加，它們最終更將成為 14位元。12位元系統的MTPR值應為56 dB，14位元系統則需要62 dB。
但這個3B + 20要求卻有其問題，因為許多應用證明ADSL系統的MTPR值只要達到52至54 dB，就能提供良好的工作效能。大多數ADSL設計都想將B值設為15位元，這使得MTPR至少須為65 dB，但實際上系統只要52 dB就能很正常的工作。這表示MTPR並不能算是某種實質標準，而是代表系統優劣與否的數字-MTPR越高，表示驅動器線性更好。
對於線路驅動器來說，接收頻帶溢出是更有用的另一種測試，這種規格的唯一問題是它通常不會出現在製造商的元件規格表中。圖4描述如何將這項測試用於下傳放大器。基本上，這項測試和MTPR測試一樣，都會產生發射頻帶內的所有音調，雖然這項測試可以使用個別的音調，例如MTPR所使用的音調，但它仍然是非常嚴格的測試，在實際系統環境中並不實用。最好的方法是使用互調測試訊號，例如訓練資料(training sequence，又稱為showtime訊號)所使用的訊號，然後測量接收頻帶內產生的失真程度。
如果線路驅動器造成接收頻帶內的訊號失真，則表示接收頻帶的雜訊基準會增加。由於混合電路的拒斥比很差，線路驅動器必須將輸出雜訊儘量降低；同樣的道理，接收頻帶的失真也很重要，因為它會讓接收資料的速率和距離都跟著降低。
VDSL最好能將接收頻帶的失真水準保持在-68 dBc以上，但對於接收頻帶通常在25 kHz至138 kHz之間的ADSL，接收頻帶失真應該比90 dBc還好，才能提供良好的接收資料速率及很長的連線距離。
有人可能認為-68 dBc並不算很好，但考慮兩者的頻寬相差10倍(12 MHz比1.1 MHz)，使用的音調數目最多也增加10倍，線路驅動器要將接收頻帶失真降至這種水準也是困難挑戰。除了這項要求之外，線路驅動器還必須降低雜訊，提供很高的訊號增益，甚至推動100 mA以上的峰值電流，它們使得設計工作變得更具挑戰性。同樣的，要滿足訊號失真要求，電流回授型放大器仍是最理想的選擇。
VDSL吸取ADSL的發展成果和教訓，而局端功耗正是ADSL線路的考慮重點之一，特別是局端設備必須為線路提供+20 dBm的功率，每張電路板最多更會支援72條線路。為了克服這個問題，ADSL現在會使用合成阻抗，或稱為主動阻抗，這項技術可以有效減少反向終端匹配 (back termination)以及自線路接收訊號所需的串聯阻抗。採用主動阻抗的優點是它能大幅減少電阻上的訊號損耗，進而降低線路驅動器的輸出電壓，電源供應電壓也可減少，這種方式最多能減少一半的功耗。主動阻抗技術的缺點在於接收訊號的強度會大幅下降。
對於VDSL來說，由於接收訊號的頻率非常高，絕大多數的衰減又都來自於線路，因此這種做法的風險就顯得很高。若真要採用主動終端方式，那麼代表原電阻值和新電阻值比值的合成因數就應減至很小，今日的ADSL系統大都使用4到10的合成因數。VDSL仍在不斷改變，其調變機制也尚未定案，但無論那種調變機制勝出，線路驅動器面對的基本問題仍會大致相同。很小的總輸出雜訊、極少的失真(特別是在接收頻帶)、最高在12 MHz頻率下推動大電流的能力以及低功耗，這些要求對於線路驅動器都極為重要。要擁有最良好的接收效能，就必須使用很小的變壓器圈數比，這通常都需要高達 ±15 V的電源供應。就算使用某種程度的主動終端來協助降低功耗，要讓VDSL系統提供很高的接收資料速率和很長的連線距離，仍必須使用很大的電源供應，雖然這不是件容易的工作，但它確實是可以做到。